VHDL atau Verilog? [Tutup]
VHDL dan Verilog adalah HDL hari ini. Apa keuntungannya bagi seseorang yang tidak memiliki pengalaman dengan HDL sama
94
Verilog adalah bahasa deskripsi perangkat keras (HDL) yang digunakan untuk memodelkan sistem elektronik. Ini paling umum digunakan dalam desain, verifikasi, dan implementasi chip logika digital. Harap beri tag dengan [fpga], [asic] atau [verifikasi] sebagaimana berlaku. Jawaban untuk banyak pertanyaan Verilog adalah spesifik target.
VHDL dan Verilog adalah HDL hari ini. Apa keuntungannya bagi seseorang yang tidak memiliki pengalaman dengan HDL sama
Saya sudah memiliki pengalaman dengan rangkaian alat FPGA / HDL seperti Xilinx ISE, Lattice Diamond, dll. Alur kerja umum adalah menulis Verilog / VHDL, simulasi, pengujian, dan kemudian pemrograman FPGA. Saya pernah mendengar beberapa orang mengatakan desain ASIC sangat berbeda. Apa saja...
Kami memiliki kursus FPGA / Verilog yang sangat singkat di universitas (5 tahun yang lalu), dan kami selalu menggunakan jam di mana-mana. Saya sekarang memulai dengan FPGA lagi sebagai hobi, dan saya tidak bisa tidak bertanya-tanya tentang jam itu. Apakah mereka benar-benar diperlukan, atau...
Dapatkah Anda merekomendasikan implementasi CPU yang dapat dibaca dan edukatif dalam VHDL atau Verilog? Lebih disukai sesuatu yang didokumentasikan dengan baik. PS Saya tahu saya bisa melihatnya opencores, tetapi saya secara khusus tertarik pada hal-hal yang dilihat orang dan menarik. PS2. Maaf...
Saya tertarik mempelajari VHDL dan Verilog. Saya bertanya-tanya apakah ada IDE gratis untuk
Karena komunikasi serial asinkron tersebar luas di antara perangkat elektronik, bahkan saat ini, saya yakin banyak dari kita telah mengalami pertanyaan seperti itu dari waktu ke waktu. Pertimbangkan perangkat elektronik Ddan komputer PCyang terhubung dengan jalur serial (RS-232 atau serupa) dan...
Saya memiliki kursus dalam Desain Digital di semester ini dan sangat menyukainya. Sekarang saya tahu bahwa sebagian besar pekerjaan dalam sistem tertanam dan desain digital dilakukan pada simulator komputer terlebih dahulu dan kemudian diimplementasikan menggunakan perangkat keras. Jadi saya...
Kompiler saya mengeluh tentang kait yang disimpulkan dalam loop kombinatorial saya ( always @(*), dalam Verilog). Saya juga diberitahu bahwa kait yang disimpulkan sebaiknya dihindari. Apa sebenarnya yang salah dengan kait yang disimpulkan? Mereka tentu membuat loop kombinatorial lebih mudah untuk...
Saya sedang membaca halaman ini http://www.asic-world.com/verilog/verilog_one_day3.html ketika saya menemukan yang berikut: Kami biasanya harus mengatur ulang sandal jepit, sehingga setiap kali jam melakukan transisi dari 0 ke 1 (posedge), kami memeriksa apakah pengaturan ulang dinyatakan...
Setiap buku teks yang saya lihat membuat banyak fakta bahwa pengujian dan verifikasi adalah dua konsep yang berbeda. Namun tidak satupun dari mereka yang memberikan perbedaan yang jelas (atau cukup jelas bagi saya). Untuk memberikan beberapa konteks, saya tertarik pada verifikasi desain perangkat...
Ini yang saya tahu tentang NPN BJTs (Bipolar Junction Transistor): Base-Emitter saat ini diperkuat kali HFE di Collector-Emitter, sehingga Ice = Ibe * HFE Vbeadalah tegangan antara Base-Emitter, dan, seperti dioda apa pun, biasanya sekitar 0,65V. Tapi saya tidak ingat Vec. Jika Vbelebih rendah...
Saya akan melalui test case Verilog dan menemukan pernyataan assign XYZ = PQR_AR[44*8 +: 64]; Apa yang dikenal dengan operator "+:". Saya mencoba menemukan ini di google tetapi tidak mendapatkan jawaban yang
Katakanlah saya diberi vektor wire large_bus[63:0]lebar 64. Bagaimana saya bisa XOR sinyal individu bersama-sama tanpa menuliskan semuanya: assign XOR_value = large_bus[0] ^ large_bus[1] ^ ... ^ large_bus[63] ? Saya terutama tertarik melakukan ini untuk vektor di mana lebar ditentukan oleh a...
Saya sama sekali tidak memiliki latar belakang dalam logika yang dapat diprogram, saya menggunakan sebagian besar mikrokontroler dalam proyek saya, tetapi baru-baru ini saya perlu bekerja dengan video dan mikrokontroler terlalu lambat untuk apa yang saya butuhkan sehingga saya mulai bermain dengan...
Saya berasal dari latar belakang pemrograman dan tidak terlalu banyak bermain-main dengan perangkat keras atau firmware (paling sedikit elektronik dan Arduino). Apa motivasi dalam menggunakan bahasa deskripsi perangkat keras (HDL) seperti Verilog dan VHDL di atas bahasa pemrograman seperti C atau...
Untuk perangkat lunak, buku Pola Desain adalah seperangkat pola untuk melakukan hal-hal umum dalam perangkat lunak dan memberi para praktisi perangkat lunak terminologi umum untuk menggambarkan beberapa komponen yang perlu mereka buat. Apakah ada buku atau sumber daya seperti itu untuk RTL atau...
Terkunci . Pertanyaan ini dan jawabannya dikunci karena pertanyaannya di luar topik tetapi memiliki signifikansi historis. Saat ini tidak menerima jawaban atau interaksi baru. Saya dua minggu lagi dari menyelesaikan kursus desain logika digital perguruan tinggi pertama...
Pertimbangkan ungkapan seperti: assign x = func(A) ^ func(B); di mana output dari func adalah lebar 32 bit, dan x adalah kawat 16 bit. Saya hanya ingin menetapkan 16 bit terendah dari xor yang dihasilkan. Saya tahu kode di atas sudah melakukan itu, tetapi juga menghasilkan peringatan. Pendekatan...
Tutup. Pertanyaan ini di luar topik . Saat ini tidak menerima jawaban. Ingin meningkatkan pertanyaan ini? Perbarui pertanyaan sehingga sesuai topik untuk Rekayasa Stack Exchange Listrik. Ditutup 5 tahun yang lalu . Ada banyak simulator SPICE dan Verilog...
Saya baru mengenal Verilog, dan ingin belajar cara membandingkan dua angka. Sebagai contoh, mari kita bandingkan parameter atau reg (ucapkan a) dengan angka 2 (2'b10). Bagaimana ini akan ditulis dalam