Pertanyaan yang diberi tag vhdl

Bahasa Deskripsi VHDL (VHSIC (Sirkuit Terpadu Sangat Tinggi) Perangkat Keras) adalah bahasa deskripsi perangkat keras yang digunakan dalam otomasi desain elektronik untuk menggambarkan dan merancang sistem digital seperti susunan gerbang yang dapat diprogram di lapangan dan sirkuit terpadu.

28
VHDL: Konversi dari tipe INTEGER ke STD_LOGIC_VECTOR

Saya membangun penghitung mod-16, dan hasil keluarannya adalah INTEGER (semua contoh yang saya lihat menggunakan INTEGER). Saya membuat dekoder hex-to-7-segment-display, dan inputnya adalah STD_LOGIC_VECTOR (tulis seperti itu karena mudah untuk memetakan tabel kebenaran). Saya ingin menghubungkan...

25
VHDL: Komponen vs Entitas

Saya bertanya-tanya apa perbedaan antara komponen suatu entitas. Saya ingin tahu dalam hal apa lebih baik menggunakan komponen daripada entitas. Terima kasih

24
Bagaimana saya belajar HDL

Saya memiliki kursus dalam Desain Digital di semester ini dan sangat menyukainya. Sekarang saya tahu bahwa sebagian besar pekerjaan dalam sistem tertanam dan desain digital dilakukan pada simulator komputer terlebih dahulu dan kemudian diimplementasikan menggunakan perangkat keras. Jadi saya...

24
std_logic atau std_ulogic?

Tampaknya dunia telah memutuskan bahwa std_logic(dan std_logic_vector) adalah cara default untuk mewakili bit dalam VHDL. Alternatifnya adalah std_ulogic, yang tidak diselesaikan. Ini mengejutkan saya karena biasanya, Anda tidak menggambarkan bus , jadi Anda tidak ingin banyak pengemudi dan Anda...

22
VHDL yang dapat merusak FPGA

Saya membaca di suatu tempat bahwa kode VHDL yang buruk dapat menyebabkan kerusakan FPGA. Apakah mungkin untuk merusak FPGA dengan kode VHDL? Kondisi seperti apa yang menyebabkan ini dan apa skenario

19
VHDL IDE untuk lingkungan GNU / linux

Saya harus mempelajari VHDL dari 0 dan saya ingin memiliki opsi yang berjalan di bawah kernel linux, bukan NT / Windows: ada tips? Saya juga sangat menghargai beberapa tautan bagus ke sumber daya VHDL yang bagus untuk pemula, terima

18
Verifikasi soft-CPU

Saat ini saya sedang dalam proses mendesain CPU sederhana dalam VHDL menggunakan Xilinx ISE dan ISIM. Bagian desain berjalan dengan sangat baik, tetapi saya tidak bisa menemukan cara untuk melakukan verifikasi secara konsisten. Saat ini saya memiliki bangku tes VHDL yang saya perbarui untuk...

17
VHDL: bilangan bulat untuk sintesis?

Saya agak bingung apakah saya harus menggunakan bilangan bulat di VHDL untuk sinyal dan porta sintesis, dll. Saya menggunakan std_logic di pelabuhan tingkat atas, tetapi secara internal saya telah menggunakan bilangan bulat berkisar di semua tempat. Namun, saya telah menemukan beberapa referensi...

16
Proyeksikan untuk mempelajari VHDL

Saya seorang siswa EE dan dapat menulis program [setidaknya sederhana] dalam lebih banyak bahasa daripada yang saya miliki. Saya baru saja mulai belajar VHDL dan saya bertanya-tanya apa proyek yang bagus untuk benar-benar mengenal bahasa dan alat yang relevan? Saya mengalami masalah dengan satu...

14
Bagaimana cara kerja transistor BJT dalam keadaan jenuh?

Ini yang saya tahu tentang NPN BJTs (Bipolar Junction Transistor): Base-Emitter saat ini diperkuat kali HFE di Collector-Emitter, sehingga Ice = Ibe * HFE Vbeadalah tegangan antara Base-Emitter, dan, seperti dioda apa pun, biasanya sekitar 0,65V. Tapi saya tidak ingat Vec. Jika Vbelebih rendah...

14
VHDL: Penamaan dan interpretasi arsitektur

Catatan: Saya menggunakan ISE Xilinx dan memiliki papan FPGA untuk bekerja (dengan sakelar dan lampu dan sebagainya), dan saya telah meretas beberapa proyek sederhana sejauh ini. Pada saat yang sama saya membaca beberapa tutorial untuk membangun fondasi untuk apa yang saya lakukan. Saya telah...