flip-flop atau latch adalah rangkaian yang memiliki dua kondisi stabil dan dapat digunakan untuk menyimpan informasi status.
Apa perbedaan antara kait dan flip-flop? Apa yang saya pikirkan adalah bahwa latch setara dengan flip-flop karena digunakan untuk menyimpan bit dan juga setara dengan register yang juga digunakan untuk menyimpan data. Tapi setelah membaca beberapa artikel di internet saya menemukan perbedaan...
Dalam diagram sirkuit logika, saya telah melihat berbagai konvensi untuk memberi nama input dan output gerbang logika dan sirkuit kombinatorial. Namun, elemen stateful seperti kait dan sandal jepit sering memiliki "negara" mereka disebut Q. Saya menduga ada hubungan dengan Mesin Finite-State...
Tampaknya ada sejumlah definisi yang berbeda dari sandal jepit dan kait di sana, beberapa di antaranya bertentangan. Buku teks Ilmu Komputer untuk kursus yang saya ajarkan mungkin adalah yang paling membingungkan (pada kenyataannya saya kurang percaya pada buku itu karena memang salah di beberapa...
Karena komunikasi serial asinkron tersebar luas di antara perangkat elektronik, bahkan saat ini, saya yakin banyak dari kita telah mengalami pertanyaan seperti itu dari waktu ke waktu. Pertimbangkan perangkat elektronik Ddan komputer PCyang terhubung dengan jalur serial (RS-232 atau serupa) dan...
Pertanyaan: Kapan menggunakan kait lebih baik daripada sandal jepit dalam FPGA yang mendukung keduanya? Latar Belakang: Merupakan prinsip yang sudah dikenal luas bahwa kait transparan level-sensitif harus dihindari dalam FPGA, dan sandal jepit peka tepi harus digunakan secara eksklusif....
Saya mencoba memahami Flip Flops & Latches. Saya membaca dari buku Digital Logic oleh Morris Mano. Satu hal yang saya tidak bisa mengerti adalah mengapa kita menggunakan sandal jepit? Saya mengerti mengapa kita perlu 'diaktifkan' atau kait berpagar. Tapi apa gunanya jam? Saya tidak bisa...
Dalam D flip flop, D berarti DATA. Dalam SR flip flop S berarti SET dan R berarti RESET. Apa arti dari JK flip flop J dan
Apa cara termudah, termurah, terkecil untuk membuat sakelar sesaat menghasilkan output toggling 2-keadaan (menempel sakelar sesaat)? Dengan kata lain, output terus rendah, dan ketika Anda menekan tombol / tact sesaat, output berubah menjadi terus menerus tinggi, dan kemudian ketika Anda menekannya...
Saya mengerti apa itu metastabilitas tetapi tidak mengerti bagaimana menautkan sandal jepit mengurangi ini? Jika output flipflop pertama dapat diukur, ini digunakan sebagai input untuk flipflop kedua. Tapi saya tidak melihat bagaimana flip 2 gagal akan dapat melakukan apa pun dengan input ini dan...
Saya tidak bisa membungkus kepala saya di sekitar bagaimana SR Latch bekerja. Tampaknya, Anda mencolokkan saluran input dari R, dan yang lain dari S, dan Anda seharusnya mendapatkan hasil dalam Q dan Q ′. Namun, baik R dan S membutuhkan input dari output yang lain, dan output yang lain membutuhkan...
Dalam diagram ini apa yang akan menjadi kondisi awal untuk Q? Karena NOR pertama untuk S dan R mengandalkan hasil sebelumnya, harus ada sesuatu untuk iterasi pertama? CATATAN: Saya berada di kelas logika digital tahun pertama, jadi pertanyaannya adalah untuk penggunaan teoretis (pembuatan...
Dalam catatan kuliah saya, saya terus membaca "jangan tunda waktu". Saya mencoba mencari di Internet, tetapi saya tidak dapat menemukan arti yang tepat dari frasa
Saya telah menemukan flip flop RS & Saya telah mencoba mengimplementasikannya pada simulator & menggunakan gerbang logika aktual. Tapi saya masih tidak yakin apakah saya sudah benar memahami kasus tidak stabil atau terlarang S = 1, R = 1 di flip flop. Adakah yang bisa memberi tahu saya apa...
Saya mulai mempelajari sandal jepit baru-baru ini dan saya terjebak pada titik ini: Di beberapa tutorial video, orang menjelaskan flip-flop SR seperti ini: Jadi mereka menggunakan gerbang NAND, menghasilkan tabel transisi seperti ini: | t | t+1 | S | R | Q | 0 | 0 | INVALID | 0 | 1 | 1 | 1 | 0...
Pertimbangkan tepi positif dipicu flip flop dengan sinyal input X dengan waktu setup 20 ns dan waktu penahanan 0 ns. Apa yang akan menjadi output? C adalah sinyal clock dengan periode 40 ns. Selama tepi positif ke-6, kita melihat bahwa data (atau X) tidak stabil selama 20 ns (waktu setup)...
Saya telah membaca dua buku teks dan berkonsultasi dengan guru saya, tetapi sepertinya tidak ada yang menjelaskan keraguan saya. Dua versi ras yang telah diajarkan kepada saya adalah - Ketika input S dan R flipflop SR adalah pada logis 1, maka output menjadi tidak stabil dan dikenal sebagai...
Saya mengalami kesulitan memahami apa yang terjadi di sirkuit ini. Pertanyaannya bertanya "apa nilai Q jika dan " (seperti yang ditunjukkan).R¯= 1R¯=1\bar{R} = 1S¯= 0S¯=0\bar{S} = 0 Dalam hal ini, bagaimana saya bisa menentukan seperti apa Q? Saya menyadari bahwa pertanyaan ini mungkin...
Oke, ini mungkin pertanyaan mendasar, tapi saya mengerti cara kerja kait SR kecuali satu hal. Dalam input R dan input S Anda dapat membuatnya 0 atau 1 ..... tapi bagaimana dengan jalur input di sebelahnya (Itu bergantung pada output dari R atau gerbang atau S atau gerbang) ...... apa yang "Mulai"...
Saya mencoba memecahkan masalah dalam synthesizer yang saya miliki, synthesizer awal 80-an dari Roland bernama RS-09. Saya baru mulai mempelajari logika dan bingung dengan apa yang terjadi. Dalam synthesizer ini, 4013 digunakan sebagai pembagi frekuensi untuk membagi atau tidak membagi sinyal...
Saya baru belajar elektronik digital. Saya tahu bahwa ada gerbang yang melakukan fungsi logika, saya belajar tentang RS-Latch, D-Latch dan Master-Slave-D-Flip-Flop. Sekarang saya dapat melakukan fungsi logika dan menyimpan status, saya dapat membuat Mesin-Hingga-Negara (misalnya lampu lalu lintas)....