Saya harus mempelajari VHDL dari 0 dan saya ingin memiliki opsi yang berjalan di bawah kernel linux, bukan NT / Windows: ada tips? Saya juga sangat menghargai beberapa tautan bagus ke sumber daya VHDL yang bagus untuk pemula, terima kasih.
19
Jawaban:
IDE Xilinx ISE dan Altera Quartus II dijalankan di Linux. Tersedia unduhan gratis:
http://www.xilinx.com/products/design-tools/ise-design-suite/ise-webpack.htm
https://www.altera.com/download/software/quartus-ii-we
Ada juga Symphony EDA:
http://www.symphonyeda.com/
yang mungkin lebih baik jika Anda tidak perlu sintesis. Ini software yang bagus. Versi gratisnya mungkin memadai.
sumber
Editor
Anda dapat menggunakan editor apa pun yang ingin Anda tulis desain Anda, tetapi saya ingin menyarankan Sigasi . Sigasi 2.0 adalah editor yang kuat berdasarkan Eclipse yang menyediakan penyelesaian otomatis, refactoring, keindahan kode dan banyak lagi. Saya telah menggunakan banyak Vim di masa lalu, tetapi Sigasi benar-benar menjadi penambah kinerja yang signifikan. Ini gratis untuk penggunaan akademis, jadi saya sarankan Anda melihat sendiri.
Simulator
Meskipun sebagian besar suite vendor menyertakan semacam kompiler, Anda mungkin lebih baik menggunakan alternatif yang lebih sederhana:
Keduanya adalah alat hebat yang berguna karena mereka tidak memerlukan lisensi yang mungkin menjadi masalah saat Anda di jalan atau di rumah.
Perpaduan
Baik Altera, Xilinx dan Actel menyediakan versi gratis dari suite mereka yang dapat Anda gunakan jika Anda ingin menjalankan desain Anda pada target nyata.
sumber
Bekerja di bidang ini, saya hanya dapat memberi tahu Anda vendor yang serius, termasuk Xilinx dan Altera, sudah memiliki versi Linux dari alat mereka. Keduanya pucat sebagai editor kode dibandingkan dengan emacs dengan mode yang relevan.
Untuk antarmuka simulasi mereka baik-baik saja, dengan ghdl, icarus Verilog atau verilator diikuti oleh gtkwave alternatif gratis; Saya tidak tahu antarmuka yang mudah digunakan untuk simulasi selain kemungkinan qucs (yang terutama merupakan simulator rangkaian, seperti rempah-rempah, tetapi menggunakan freehdl dan icarus Verilog untuk mensimulasikan komponen digital). gtkwave sering cukup untuk analisis, meskipun jumlah data agak besar.
Adapun sintesis akhir dan tempat dan rute ke FPGA, saat ini tidak ada alternatif nyata untuk alat yang tidak bebas. Pemrograman begitu Anda memiliki bitstream dalam format yang sesuai tidak terlalu dibatasi, dan untuk papan seperti ORDB2A (yang saya bantu desain) kami memang menggunakan alat gratis seperti UrJTAG . Jika Anda membidik ASIC, Alliance adalah kemungkinan yang menarik.
sumber
Saya akan menyarankan emacs, dengan mode vhdl.
Namun, itu hanya akan memberi Anda fungsionalitas pengeditan kode, dan Anda masih memerlukan alat ISE / QuartusII untuk melakukan sintesis.
sumber