Dari apa yang saya mengerti, proses pemrograman FPGA terdiri dari dua bagian: Encode deskripsi perangkat keras ke dalam bit yang dapat dimengerti oleh FPGA (mis. Tulis beberapa HDL dan kompilasi) Muat HDL yang dikompilasi ke dalam FPGA. Pertanyaan saya adalah: "Apa yang dilakukan FPGA dengan...
Komparator kecepatan tinggi agak mahal dan kecepatan adalah kemampuan FPGA yang sangat baik. Di sisi lain, FPGA (dalam kasus saya: XC3S400) telah memasangkan pin diferensial di masing-masing bank yang tegangannya dibandingkan (Setidaknya saya pikir begitu!). Mereka juga memiliki Vref untuk standar...
Terinspirasi oleh pertanyaan, saya ingin bertanya apa mikrokontroler dengan fungsi CPLD atau seperti FPGA yang tersedia? Yang paling menarik adalah paket berbiaya rendah dalam paket ramah (non-BGA). Bagian CPLD / FPGA harus cukup besar untuk memungkinkan penerapan mesin negara yang cukup rumit (10+...
Saya baru saja menyatakan menggunakan Vivado dalam proyek baru dan ingin meletakkan file proyek di bawah SVN. Vivado tampaknya membuat semua file proyek dengan nama proyek (katakanlah proj1): /<path to the project>/proj1/ proj1.xpr proj1.srcs/ constrs_1/ new/ const1.xdc proj1.runs/...
Terkunci . Ada perselisihan tentang konten pertanyaan ini yang sedang diselesaikan saat ini. Saat ini tidak menerima jawaban atau interaksi baru. Saya telah menemukan hanya beberapa tampilan volumetrik untuk jenis efek yang saya cari. Mereka dapat dibagi oleh dua
Ditutup . Pertanyaan ini perlu lebih fokus . Saat ini tidak menerima jawaban. Ingin meningkatkan pertanyaan ini? Perbarui pertanyaan sehingga berfokus pada satu masalah hanya dengan mengedit posting ini . Ditutup 2 tahun yang lalu . Pemahaman saya tentang...
Saya sedang mencari papan murah untuk memulai dan saya bertanya-tanya apakah saya dapat memuat inti Picoblaze, LEON, S1, atau OpenRISC di sana. Apakah ada cara untuk
Saat ini saya sedang mengerjakan Super OSD - proyek tampilan layar. http://code.google.com/p/super-osd memiliki semua detail. Saat ini saya menggunakan MCU dsPIC untuk melakukan pekerjaan. Ini adalah DSP yang sangat kuat (40 MIPS @ 80 MHz, operasi tiga siklus register tunggal dan unit MAC) dan,...
Saya memiliki transformasi pemrosesan sinyal besar yang perlu porting dari matlab ke VHDL. Ini pasti membutuhkan semacam berbagi sumber daya. Sedikit perhitungan memberi saya hal berikut: 512 ffts dari 64-poin 41210 operasi tambah banyak Mengingat Virtex 6 FPGA terbesar memiliki ~ 2000 blok...
Saya mengerti bahwa perusahaan HW yang serius dapat membuat papan mereka sendiri, tetapi apa kerugian menggunakan papan pengembangan 'dalam produksi', yaitu menempatkan kartu PCIe ke server dan melakukan perhitungan di
Tutup. Pertanyaan ini di luar topik . Saat ini tidak menerima jawaban. Ingin meningkatkan pertanyaan ini? Perbarui pertanyaan sehingga sesuai topik untuk Rekayasa Stack Exchange Listrik. Ditutup 2 tahun yang lalu . judul buku apa yang akan Anda
Tutup. Pertanyaan ini di luar topik . Saat ini tidak menerima jawaban. Ingin meningkatkan pertanyaan ini? Perbarui pertanyaan sehingga sesuai topik untuk Rekayasa Stack Exchange Listrik. Ditutup 4 tahun yang lalu . Saya ingin memulai dengan FPGA, tetapi...
Saya sedang mempelajari skema papan dev FPGA. Saya perhatikan bahwa banyak pin memiliki angka di antara tanda kurung siku. Saya lampirkan tangkapan layar bagian skema, dengan nomor ini dilingkari hijau. Selanjutnya, di sebelah kanan lingkaran hijau, ada satu pin dengan [2,5] di depan nama. Saya...
Di utas komentar pada jawaban untuk pertanyaan ini: Output yang salah dalam entitas VHDL dinyatakan: "Dengan bilangan bulat, Anda tidak memiliki kontrol atau akses ke representasi logika internal di FPGA, sementara SLV memungkinkan Anda melakukan trik seperti memanfaatkan rantai pembawa secara...
Saya sedang mengerjakan desain FPGA besar, dan saya sangat dekat dengan batas sumber daya FPGA yang saya gunakan saat ini, Xilinx LX16 dalam paket CSG225. Desainnya juga hampir selesai, namun saat ini tidak lagi sesuai dengan FPGA. Saya dapat mematikan komponen agar pas, namun saya perlu...
Tutup. Pertanyaan ini di luar topik . Saat ini tidak menerima jawaban. Ingin meningkatkan pertanyaan ini? Perbarui pertanyaan sehingga sesuai topik untuk Rekayasa Stack Exchange Listrik. Ditutup tahun lalu . Ini adalah pandangan pertama saya ke FPGA,...
Saya belajar menggunakan FPGA (papan pengembangan Papilio, yang memiliki xilinx spartan3e, menggunakan vhdl). Saya perlu membagi pulsa yang masuk dengan nomor (hard code). Saya dapat melihat 3 opsi - kira-kira, sebagai kodesemu (menggunakan 10 hitungan sebagai contoh): Inisialisasi ke 0, pada...
Saya merancang sirkuit dan PCB untuk mengendarai 7 DAC dari FPGA. (DAC adalah AD9762 ) Apakah mungkin untuk mengarahkan input jam pada semua 7 DAC dengan output clock tunggal (dari pin output PLL) dari FPGA? Atau itu resep untuk bencana? Ini akan menjadi satu jam berakhir dengan maks. Frek. dari...
Saya mencoba memulai dengan DSP di papan Spartan-3 saya. Saya membuat papan AC97 dengan chip dari motherboard lama, dan sejauh ini saya mendapatkannya untuk melakukan ADC, gandakan sampel untuk angka <1 (turunkan volume) dan kemudian DAC. Sekarang saya ingin melakukan beberapa hal dasar DSP,...
Terkunci . Pertanyaan ini dan jawabannya dikunci karena pertanyaannya di luar topik tetapi memiliki signifikansi historis. Saat ini tidak menerima jawaban atau interaksi baru. Saya dua minggu lagi dari menyelesaikan kursus desain logika digital perguruan tinggi pertama...