Saya mengalami masalah membuat desain FPGA yang relatif sederhana (untuk Altera Cyclone IV) memenuhi waktu untuk logika yang digerakkan oleh clock 250 MHz. Ini membuat saya bertanya-tanya bagaimana mikroprosesor komersial (seperti Intel Core i7) mengelola untuk memenuhi waktu pada frekuensi clock...
Saya telah bekerja dengan MCU sejak tahun 90-an, dan saya baru-baru ini berkelana ke panggung FPGA dengan chip seri Spartan6 dari Xilinx. Dengan asumsi desain otomatisasi pabrik sederhana dengan sensor dan motor, dan beberapa kecerdasan untuk menghubungkan semuanya, pada jenis perangkat apa saya...
Saat menggunakan FPGA biasa seperti Xilinx Spartan 3 atau Virtex 5, berapa banyak siklus yang dibutuhkan untuk melakukan perkalian penggandaan atau pembagian 64-bit floating-point 64-bit? Sejauh yang saya mengerti, FPGA tidak memiliki FPU keras dan Anda perlu membuatnya menggunakan perpustakaan...
Saya menemukan papan FPGA yang saya sukai. Ini menggunakan Xilinx Spartan 6 LX45. Ketika saya pergi ke lembar data untuk seri 6 Spartan , hanya mengatakan bahwa ada 43.661 sel logika. Berapa banyak gerbang yang disamakan dengan itu? Atau di sana, bagaimana saya mencari tahu jumlah gerbang total...
Saat menulis Verilog, saya menggunakan berbagai "linter" yang akan memberikan kesalahan dan peringatan. Ini adalah simulator saya (ModelSim), kompiler saya (Quartus II), bersama dengan linter (Verilator). Bersama-sama, saya memiliki cakupan yang baik untuk perangkap umum, seperti ketidakcocokan...
Mengingat saya membuat arsitektur untuk melakukan beberapa hal tertentu, tulis dalam vhdl, misalnya. Bisakah saya 'membakarnya' dalam chip FPGA, selamanya? Atau bagaimana saya harus melakukannya, melindungi properti intelektual mengetahui fakta bahwa itu dapat dibaca dari memori flash...
Saya tahu bahwa kombinasi FPGA-DSP biasanya digunakan untuk elektronik / ultrasound / MRI / etc. Apakah mungkin untuk soft-prosesor untuk sepenuhnya menggantikan DSP bahkan pada FPGA kelas bawah seperti Spartan 3/6? Ditambahkan: Apa yang akan menjadi alasan untuk memiliki beberapa prosesor...
Saya sedang bekerja untuk meningkatkan dan membersihkan desain FPGA besar yang sudah fungsional yang memiliki bus data 64 bit. Salah satu pertanyaan yang muncul adalah, "haruskah kita mentransisikan semua bus kita ke AXI4Lite / APB, atau haruskah kita meninggalkannya apa adanya?" Beberapa...