Komparator kecepatan tinggi agak mahal dan kecepatan adalah kemampuan FPGA yang sangat baik. Di sisi lain, FPGA (dalam kasus saya: XC3S400) telah memasangkan pin diferensial di masing-masing bank yang tegangannya dibandingkan (Setidaknya saya pikir begitu!). Mereka juga memiliki Vref untuk standar ujung tunggal yang dapat bertindak sebagai pembanding.
Saya ingin tahu apakah saya dapat menggunakan pin pasangan I / O diferensial tersebut sebagai pembanding -dan jika demikian- bagaimana saya harus melakukannya (Haruskah saya menghubungkan vref dan menggunakan standar tunggal berakhir atau hanya menghubungkan dua tegangan ke pin I / O diferensial? ?)
EDISI: Saya mencobanya dan bekerja dengan sangat baik !!!
Jawaban:
Ya kamu bisa. Ada beberapa catatan aplikasi yang menggunakan pasangan diferensial di dalam FPGA sebagai ADC biaya rendah.
Ada dokumen yang sangat bagus menggambarkan ini yang dapat Anda gunakan untuk desain Anda:
Analisis Implementasi Digital Sigma-Delta ADC dengan Komponen Analog Pasif
sumber