Pertanyaan yang diberi tag fpga

11
Berbagi osilator antara dua IC

Saya memiliki mikrokontroler dan FPGA di papan yang sama. Jika keduanya akan berjalan pada kecepatan clock yang sama, dapatkah saya menggunakan satu osilator untuk mencatat keduanya? Sepertinya ada sesuatu yang harus saya perhatikan di sini, tapi saya tidak bisa segera memikirkan masalah dengan itu...

11
Pemula memproyeksikan pada FPGA?

Terkunci . Pertanyaan ini dan jawabannya dikunci karena pertanyaannya di luar topik tetapi memiliki signifikansi historis. Saat ini tidak menerima jawaban atau interaksi baru. Saya dua minggu lagi dari menyelesaikan kursus desain logika digital perguruan tinggi pertama...

11
Contoh kode untuk filter FIR / IIR di VHDL?

Saya mencoba memulai dengan DSP di papan Spartan-3 saya. Saya membuat papan AC97 dengan chip dari motherboard lama, dan sejauh ini saya mendapatkannya untuk melakukan ADC, gandakan sampel untuk angka <1 (turunkan volume) dan kemudian DAC. Sekarang saya ingin melakukan beberapa hal dasar DSP,...

10
Apa seri XMOS?

Ok, jadi saya baru saja melihat nama XMOS muncul di beberapa tempat. Saya telah melihat situs web mereka dan mencari secara online tetapi saya tidak tahu apa itu? Jadi apa itu? Tampaknya menjadi persilangan antara mikrokontroler dan FPGA? Saya juga telah melihat situs mereka dan saya tidak dapat...

10
Tautan FPGA ke memori eksternal

Saya mencoba menggunakan ram seluler pada papan pengembangan FPGA Nexys 4 . Saya menggunakan Xilinx Vivado dan ingin prosesor inti lunak Microblaze untuk dapat melakukan baca dan tulis. Sejauh ini saya telah membuat prosesor dalam desain blok. Setelah banyak berburu melalui internet saya akhirnya...

10
Apakah "setengah kait" dalam FPGA?

Dalam sebuah makalah tentang radiasi FPGA keras saya menemukan kalimat ini: "Kekhawatiran lain mengenai perangkat Virtex adalah setengah kait. Setengah kait kadang-kadang digunakan dalam perangkat ini untuk konstanta internal, karena ini lebih efisien daripada menggunakan logika". Saya belum...

10
waktu proses pada FPGA

Saya baru mengenal fpgas, dan ada beberapa perbedaan waktu yang saya tidak yakin saya mengerti: jika semua proses sinkron saya dipicu pada tepi yang sama, maka itu berarti input saya 'ditangkap' pada satu sisi yang naik, dan saya output berubah .. tepi yang sama? tepi naik berikutnya? jika saya...

10
Pipa MD5 VHDL

Saya mencoba menerapkan pipa MD5 3-tahap sesuai dengan tautan ini . Khususnya algoritme pada halaman 31. Ada juga dokumen lain yang menjelaskan penerusan data. Ini dilakukan dalam FPGA (Terasic DE2-115). Tidak ada skema dalam proyek ini, hanya kode VHDL. library ieee; use

10
Menggunakan kedua ujung jam

Saya memprogram Altera Cyclone IV menggunakan Verilog dan Quartus II. Dalam desain saya, saya ingin menggunakan kedua ujung jam sehingga saya bisa melakukan pembagian jam dengan faktor aneh dengan siklus tugas 50%. Berikut ini cuplikan kode saya: always @(posedge low_jitter_clock_i or negedge...

10
batasan waktu untuk sirkuit sinkronisasi bus

Saya memiliki sirkuit bus sinkronisasi untuk melewati register luas di seluruh domain jam. Saya akan memberikan deskripsi yang disederhanakan, menghilangkan logika reset asinkron. Data dihasilkan dalam satu jam. Pembaruan jauh berbeda (setidaknya selusin) jam: PROCESS (src_clk) BEGIN IF...

10
Bagaimana cara membuat klon Ambilight berbasis FPGA?

Beberapa latar belakang cepat: Ambilight adalah sistem pada beberapa TV Philips yang menganalisis informasi warna pada layar dan kemudian menetapkan beberapa LED di bagian belakang layar untuk memproyeksikan warna layar ke dinding. Ini adalah efek yang sangat bagus. Ada klon dari sistem ini di...

10
Linux tertanam di FPGA

Ingin memperbaiki pos ini? Berikan jawaban terinci untuk pertanyaan ini, termasuk kutipan dan penjelasan mengapa jawaban Anda benar. Jawaban tanpa detail yang cukup dapat diedit atau dihapus. Saya memiliki pengalaman yang sangat terbatas dengan FPGA (Altera - hanya