Pertanyaan yang diberi tag digital-logic

9
PIC12F675 GP4 tidak berfungsi

Saya menggunakan PIC12F675 untuk sebuah proyek, dan semuanya berfungsi dengan baik kecuali satu hal. GP4 tidak berfungsi sebagai IO digital. Saya telah melihat banyak konfigurasi dan kode, tetapi tidak dapat menemukan apa pun. Konfigurasi: #pragma config FOSC = INTRCCLK #pragma config WDTE =...

9
Apa sebenarnya “dominan” dan “resesif”?

Saya membaca lembar data pada bus LIN, tetapi tampaknya terminologi yang sama digunakan untuk CAN. Apa artinya "resesif" dan "dominan", misalnya http://hw-server.com/products/rs_optika/prevodniky_optika.html ? Bagaimana menghubungkan istilah-istilah ini dengan "rendah" dan "tinggi", atau 0 dan...

9
SR Flip-Flop: NOR atau NAND?

Saya mulai mempelajari sandal jepit baru-baru ini dan saya terjebak pada titik ini: Di beberapa tutorial video, orang menjelaskan flip-flop SR seperti ini: Jadi mereka menggunakan gerbang NAND, menghasilkan tabel transisi seperti ini: | t | t+1 | S | R | Q | 0 | 0 | INVALID | 0 | 1 | 1 | 1 | 0...

9
IC seri 7400 vs 4000 seri logika IC

Saya mengerti perbedaan tradisional antara seri 7400 dan IC logika seri 4000, tetapi karena ada versi CMOS dari seri 7400, apakah ada keuntungan menggunakan versi 7400 CMOS di atas chip seri 4000? Harap dicatat saya tidak berbicara tentang TTL vs CMOS, seperti yang telah dibahas secara menyeluruh...

8
logis bukan sirkuit?

Saya tidak punya banyak pengalaman dengan elektronik, tetapi saya pikir apa yang ingin saya lakukan dapat dirakit dari Radioshack. Saya memiliki pengendali sprinkler otomatis Dig 5006-IP. Ini mengontrol katup DC 24V. Ini memiliki dua terminal "SENSOR", yang ketika ditutup akan menempatkan unit...

8
Masukan awal SR Latch (Flip Flop)?

Oke, ini mungkin pertanyaan mendasar, tapi saya mengerti cara kerja kait SR kecuali satu hal. Dalam input R dan input S Anda dapat membuatnya 0 atau 1 ..... tapi bagaimana dengan jalur input di sebelahnya (Itu bergantung pada output dari R atau gerbang atau S atau gerbang) ...... apa yang "Mulai"...

8
Gerbang Logika FPGA

Saya menemukan papan FPGA yang saya sukai. Ini menggunakan Xilinx Spartan 6 LX45. Ketika saya pergi ke lembar data untuk seri 6 Spartan , hanya mengatakan bahwa ada 43.661 sel logika. Berapa banyak gerbang yang disamakan dengan itu? Atau di sana, bagaimana saya mencari tahu jumlah gerbang total...

8
Apa kondisi ras di sandal jepit?

Saya telah membaca dua buku teks dan berkonsultasi dengan guru saya, tetapi sepertinya tidak ada yang menjelaskan keraguan saya. Dua versi ras yang telah diajarkan kepada saya adalah - Ketika input S dan R flipflop SR adalah pada logis 1, maka output menjadi tidak stabil dan dikenal sebagai...

8
Memahami waktu dari Shift Register

(Saya belajar desain sirkuit digital. Maaf jika ini pertanyaan naif.) Dari Wikipedia , saya menemukan diagram berikut tentang register geser SIPO: Seperti yang saya mengerti, register geser ini terbuat dari DFF (D Flip-Flop). DFF dipicu pada ujung naik dari periode jam. Jadi untuk setiap sisi...