Bagaimana saya bisa memperlambat waktu sakelar MOSFET?

9

Saya memiliki NMOS yang beralih terlalu cepat untuk aplikasi saya. Ke gerbang saya mengirim gelombang persegi tingkat logika (PWM). Sayangnya bagi saya, seperti yang diharapkan, output juga gelombang dekat kuadrat.

Bagaimana saya bisa membuat Vout menjadi lebih trapesium? Atau dengan kata lain, apa modifikasi paling sederhana yang dapat saya lakukan untuk mengurangi laju perubahan tegangan pada output?

Catatan: (Vin) adalah tegangan yang diterapkan di gerbang NMOS & (Vout) adalah tegangan yang terlihat di saluran NMOS.

masukkan deskripsi gambar di sini masukkan deskripsi gambar di sini

hassan789
sumber
Hanya sebuah catatan, karena semua orang bertanya-tanya. Resistor mewakili beban 50 watt, yang akan berdenyut hanya 0,5 detik. Namun, saya tidak bisa menyalakannya terlalu cepat.
hassan789
Mengingat info yang diperbarui, saya telah menghapus jawaban saya
Adam Head
1
Jika Anda menyelam dengan beban 50 W, turn-on yang lebih lambat dapat menghasilkan pembuangan daya yang signifikan di MOSFET. Jika Anda dapat PWM ramp, itu akan membuatnya lebih mudah.
Nick T

Jawaban:

9

Satu-satunya kontrol yang Anda miliki atas resistansi FET adalah tegangan sumber gerbang. Anda perlu memperlambat perubahan voltase itu. Cara paling umum untuk melakukan itu adalah filter RC di gerbang. Pasang resistor antara sumber drive Anda dan gerbang perangkat, dan kapasitansi parasit gerbang akan membentuk filter RC. Semakin besar resistor, semakin lambat turn-on dan turn-off.

Jika resistor menjadi terlalu besar, Anda dapat memiliki masalah imunitas kebisingan (pemicu gerbang palsu dan semacamnya), jadi lewati nilai resistor tertentu (mungkin dalam kisaran 10k-100k) Anda lebih baik menambahkan sumber gerbang kapasitansi untuk memperlambat peralihan lebih jauh.

Sebagai aturan umum, saya selalu meletakkan filter RC dengan pulldown resistor pada semua FET. Ini memungkinkan kontrol waktu naik, dan memberikan peningkatan imunitas kebisingan.

skema

mensimulasikan rangkaian ini - Skema dibuat menggunakan CircuitLab

Ingatlah bahwa setiap kali FET Anda membelanjakan tidak sepenuhnya "aktif" atau "mati", ia melihat peningkatan kerugian. Jika menyala, perangkat memiliki tegangan yang sangat rendah. Jika tidak aktif, perangkat tidak memiliki arus melalui itu. Either way, kerugian rendah. Tetapi jika Anda berada di antara keduanya, perangkat akan melihat tegangan dan arus, yang berarti disipasi dayanya jauh lebih besar selama periode itu. Semakin lambat Anda beralih, semakin besar kerugiannya. Pada titik mana itu menjadi masalah tergantung pada FET, sumber, dan frekuensi switching.

Stephen Collings
sumber
memiliki masalah serupa tentang tidak sepenuhnya "aktif" atau "mati" electronics.stackexchange.com/questions/265634/…
user16307
10

Tidak cukup waktu Miller? Perluas itu.

Spehro memiliki pendekatan yang tepat di sini. Saya akan naik sedikit mantelnya dan memperluas ide sedikit, karena itu ide yang bagus untuk hal semacam ini.

CdggfsCdgCfb

masukkan deskripsi gambar di sini

VdrvVdsRgRL.gfsCfbVgsVdsVdrv

-RL.sCfb(gfsRgRL.+Rg+RL.)+1

RgRL.gfsCfb

RgRL.Vdrv-pkVccgfs

VdsVdrv-pk

masukkan deskripsi gambar di sini

CfbCfb

gsills
sumber
tetapi jika saya memperkenalkan dV / dt (cukup banyak lonjakan tegangan) di Vgs, itu akan menyala hanya sesaat kan?
hassan789
@ hassan789 Yah, acara dV / dt hanya sesaat. Ini injeksi biaya dari saluran ke gerbang melalui Cfb, dan tergantung pada Vcc dan sifat sebenarnya dari beban. Jika Vcc muncul dengan cepat dan beban memiliki elemen kapasitif, dV / dt mungkin cukup untuk menyebabkan konduksi. Perkiraan kasar dapat dibuat dari dV / dt yang dapat ditoleransi dengan dV / dt ~ Vth / (RgCfb). Atau dV / dt dapat memperpanjang mematikan melebihi yang diharapkan. Hanya perlu diwaspadai.
gsills
8

Anda dapat menambahkan resistor seri ke gerbang. Itu sering dilakukan untuk memperlambat waktu naik-turun untuk mengurangi EMI atau mencegah overshoot berlebihan. Jelas ini meningkatkan kerugian switching (tapi bukan kerugian konduksi), jadi ada trade-off. Selain menyebabkan peralihan menjadi lambat, itu juga akan menambah waktu tunda, jadi ingatlah itu jika ada kemungkinan konduksi silang atau masalah serupa.

CGSCDGCDG

Spehro Pefhany
sumber
Apakah saya berisiko tidak sepenuhnya menyalakan FET dengan melakukan ini?
hassan789
1
@ hassan789: Dengan asumsi gelombang persegi tidak terbalik sebelum jenuh, tidak.
Ignacio Vazquez-Abrams
@ hassan789 Tidak, seperti yang saya katakan tidak akan menambah kerugian konduksi . Tegangan gerbang setelah beberapa waktu pada dasarnya akan sama dengan tanpa resistor, karena kebocoran gerbang harus sangat kecil. Tentu saja MOSFET tidak akan sepenuhnya dihidupkan selama switching (meningkatkan disipasi daya), tapi saya pikir itulah yang Anda minta.
Spehro Pefhany
2

Apa kondisi operasi MOSFET Anda?

Ketika digunakan sebagai saklar, MOSFET sebagian besar waktu di dua negara:

  • Vds
  • Vdssayad×Rds_onsayadRds_on×sayad2

Vdssayad×Vds

Jika Anda berencana, dengan desain, untuk menempatkan MOSFET Anda lebih lama ke dalam kondisi ketiga ini, Anda harus memastikan bahwa peningkatan suhu persimpangannya tidak akan membiarkannya melewati suhu maksimum yang diizinkan untuk persimpangan tersebut. (ditemukan dalam lembar data) Mengurangi laju perubahan tegangan MOSFET harus dipelajari dengan cermat.

Saya tidak tahu apa yang Anda kendarai dengan itu. Jika ini adalah LED dan Anda ingin menjadikannya lebih cerah dan lebih terang, tetapi perlahan-lahan, Anda sebaiknya menggunakan PWM di gerbang MOSFET Anda dan tetap menggunakannya sebagai saklar. Jika PWM sangat cepat, itu tidak akan terlihat oleh mata manusia.

Pendekatan yang sama juga berlaku untuk mengendarai motor.

Blup1980
sumber
Sebenarnya, saya mencoba untuk mengeksploitasi negara ke-3 ... untuk aplikasi saya, saya ingin FET tetap di negara ke-3 lebih lama (saya tahu ini berarti bahwa janin akan terbakar). Tapi itu hanya akan berada dalam keadaan linier untuk sejumlah kecil waktu
hassan789