Apakah praktik yang buruk untuk merutekan sinyal kecepatan tinggi (seperti bus SPI clock pada 4MHz) melalui vias PCB? Saya perhatikan ada sedikit noise (+ -300mV) pada sinyal bus SPI saya dengan level 3.3V. Jejak sinyal hanya sekitar 5cm panjang tetapi mereka melewati sekitar 5 vias masing-masing...
Saya sedang mengerjakan tata letak DDR3 pada kecepatan clock 533Mhz dalam konfigurasi T yang seimbang. Saat ini saya tidak dapat merutekan alamat / baris ctrl dengan jumlah vias yang sama (+1 pada jumlah baris terbatas). Semua jalur telah dirutekan ke panjang yang sama dalam 20 mil. Saya telah...
Paket tata letak PCB saya (Altium) memiliki opsi untuk menentukan tumpukan penuh via sehingga orang dapat memiliki cincin annular ukuran berbeda pada lapisan yang berbeda. Saya bertanya-tanya apakah itu dianggap "manufaktur" jika via memiliki cincin annular hanya pada lapisan di mana ia terhubung...
Saya merutekan BGA 6 Spartan, saya telah melihat banyak orang menempatkan via di sebelah pad, bisakah Via ditempatkan di pad jika diisi sebelum BGA ditempatkan?
Saya sedang mengerjakan board yang memiliki beberapa sinyal LVDS 2.5. Semua panduan yang saya baca tentang tata letak papan mengatakan untuk tidak menempatkan vias di antara jejak diferensial, misalnya panduan ini Dalam beberapa kasus akan jauh lebih mudah untuk mengarahkan pasangan diferensial...