Mengapa S = 1, R = 1 negara dilarang di RS flip flop?

10

Saya telah menemukan flip flop RS & Saya telah mencoba mengimplementasikannya pada simulator & menggunakan gerbang logika aktual. Tapi saya masih tidak yakin apakah saya sudah benar memahami kasus tidak stabil atau terlarang S = 1, R = 1 di flip flop. Adakah yang bisa memberi tahu saya apa itu sebenarnya?

Omong-omong saya telah menggunakan 2-input NAND Gates untuk mengimplementasikan flip flop. Apa perbedaan antara flip flop gerbang NAND & flip flop gerbang NOR?

digital-logic flipflop Mohammed Fawzan
sumber

Jawaban:

11

Asumsikan gerbang logika ideal (tidak ada penundaan propagasi) seperti ini (gambar dari wikipedia ):

masukkan deskripsi gambar di sini

Kita tahu bahwa output gerbang NOR adalah 1 jika dan hanya jika kedua input adalah 0; dan 0 sebaliknya.

Ketika S = 1, Q = 1 dan karenanya ; ketika R = 1, Q = 0 dan .Q¯=0Q¯=1

Tetapi jika Anda menetapkan R dan S ke 1, kami memiliki Q = 0 dan bersamaan. Ini bertentangan dengan relasi . Di dunia nyata salah satu gerbang akan mencapai 1 keadaan pertama dan hasilnya tidak dapat diprediksi.Q¯=0Q=Q¯

Untuk RS flip-flop berbasis NAND, hal yang sama dapat ditunjukkan ketika R = S = 0, dengan menulis persamaan logika dengan tepat.

Renan
sumber
2
Mengapa satu gerbang mencapai 1 negara di dunia nyata? Apakah itu masih dilarang jika kita tidak peduli dengan hubungan Q =! Q?
Bilow
Secara elektrik, Q dan Qbar diizinkan nol secara bersamaan. Itu melanggar tujuan logis memiliki kedua output dan membuat mereka tidak setara, tapi itu tidak benar-benar kontradiksi sejauh menyangkut gerbang NOR.
Aaron Franke
6

Menyatakan Sberarti 'atur output ke 1'. Menegaskan Rberarti 'mengatur output ke 0'. Mengatakan kegagalan secara bersamaan mengarahkan ke 0 dan 1 pada saat yang sama tidak masuk akal, itulah sebabnya itu dilarang.

Tim
sumber
1

Memiliki kedua input tinggi menimbulkan dua masalah:

  • Output Q dan / Q keduanya akan rendah, tetapi logika hilir mungkin berharap bahwa / Q akan selalu menjadi kebalikan dari Q. Tergantung pada logika hilir, fakta bahwa Q dan / Q keduanya akan rendah mungkin atau mungkin tidak menimbulkan suatu masalah sebenarnya, tetapi itu adalah sesuatu yang harus diingat.

  • Ketika input pertama menjadi rendah melakukannya, jika input lainnya tidak tetap tinggi sampai efek dari perubahan pertama telah meresap melalui rangkaian, perilaku sirkuit tidak akan terdefinisi dengan baik sampai setidaknya salah satu input masuk tinggi lagi.

Cara paling sederhana untuk menghindari masalah kedua yang dijelaskan di atas adalah tidak pernah kedua input menjadi tinggi secara bersamaan atau untuk interval yang tumpang tindih.

supercat
sumber