Gunakan Yosys , kotak alat HDL Synthesis Toolbox kehebatan dan sumber terbuka dengan dosis ekstra menjadi keren (dan gratis) (dan lebih cepat daripada gen Vivado saat ini) (apakah saya menyebutkan Gratis seperti dalam pidato & bir?) (Dan mengagumkan)!
Dapatkan yosys, dan utilitas xdot (sering merupakan bagian dari paket yang disebut python-xdot) serta graphviz.
Lalu, lakukan sesuatu seperti di file Verilog (sebut saja minifsm.v
):
module piggybank (
input clk,
input reset,
input [8:0] deposit,
input [8:0] withdrawal,
output [16:0] balance,
output success
);
reg [16:0] _balance;
assign balance = _balance;
wire [8:0] interest = _balance [16:9];
reg [5:0] time_o_clock;
localparam STATE_OPEN = 0;
localparam STATE_CLOSED = 1;
reg openness;
assign success = (deposit == 0 && withdrawal == 0) || (openness == STATE_OPEN && (withdrawal <= _balance));
always @(posedge clk)
if(reset) begin
_balance <= 0;
openness <= STATE_CLOSED;
time_o_clock <= 0;
end else begin
if (openness == STATE_CLOSED) begin
if(time_o_clock == 5'd7) begin
openness <= STATE_OPEN;
time_o_clock <= 0;
end else begin
time_o_clock <= time_o_clock + 1;
end
if (time_o_clock == 0) begin //add interest at closing
_balance <= _balance + interest;
end;
end else begin //We're open!
if(time_o_clock == 5'd9) begin // open for 9h
openness <= STATE_CLOSED;
time_o_clock <= 0;
end else begin
_balance <= (success) ? _balance + deposit - withdrawal : _balance;
time_o_clock <= time_o_clock + 1;
end
end // else: !if(openness == STATE_CLOSED)
end // else: !if(reset)
endmodule // piggybank
dan jalankan yosys:
yosys
/----------------------------------------------------------------------------\
| |
| yosys -- Yosys Open SYnthesis Suite |
| |
| Copyright (C) 2012 - 2016 Clifford Wolf <clifford@clifford.at> |
| |
| Permission to use, copy, modify, and/or distribute this software for any |
| purpose with or without fee is hereby granted, provided that the above |
| copyright notice and this permission notice appear in all copies. |
| |
| THE SOFTWARE IS PROVIDED "AS IS" AND THE AUTHOR DISCLAIMS ALL WARRANTIES |
| WITH REGARD TO THIS SOFTWARE INCLUDING ALL IMPLIED WARRANTIES OF |
| MERCHANTABILITY AND FITNESS. IN NO EVENT SHALL THE AUTHOR BE LIABLE FOR |
| ANY SPECIAL, DIRECT, INDIRECT, OR CONSEQUENTIAL DAMAGES OR ANY DAMAGES |
| WHATSOEVER RESULTING FROM LOSS OF USE, DATA OR PROFITS, WHETHER IN AN |
| ACTION OF CONTRACT, NEGLIGENCE OR OTHER TORTIOUS ACTION, ARISING OUT OF |
| OR IN CONNECTION WITH THE USE OR PERFORMANCE OF THIS SOFTWARE. |
| |
\----------------------------------------------------------------------------/
Yosys 0.6+155 (git sha1 a72fb85, clang 3.7.0 -fPIC -Os)
muat file Verilog, lalu periksa hierarki, lalu ekstrak proses, optimalkan, cari mesin keadaan, optimalkan, dan tampilkan grafik:
yosys> read_verilog minifsm.v
… …
yosys> hierarchy -check;
yosys> proc;
yosys> opt;
yosys> fsm;
yosys> opt;
yosys> show;
dan Anda akan mendapatkan sesuatu seperti
Dengan berbagai opsi pada show
perintah, Anda juga dapat menyimpan grafik ke file. Yosys memungkinkan Anda untuk menulis logika "rata" di Verilog, EDIF, BLIF,…, mensintesis dan memetakan untuk platform teknologi tertentu, termasuk yang didukung oleh ArachnePnR, dan melakukan banyak hal yang lebih menarik. Intinya, Yosys seperti membiarkan seseorang yang tahu cara membuat kompiler menulis synthesizer Verilog.
Altera Quartus harus bisa melakukannya.
Ketika saya sedang belajar VHDL, saya telah melakukan konversi terbalik kadang-kadang (mulai dari skematis untuk mendapatkan yang setara VHDL) dengan Quartus Web Edition, dan itu berhasil.
sumber