Berapa biaya untuk membuat ASIC khusus?

Saya telah melihat-lihat beberapa web pabrikan ASIC, tetapi saya belum menemukan angka yang sebenarnya. Saya berasumsi akan ada biaya tetap yang terkait dengan pembuatan topeng dan semacamnya dan kemudian akan ada biaya per unit.

Catatan: bahwa saya sebenarnya tidak ingin ASIC dibuat, saya hanya ingin tahu.

Saya melihat ke ASIC beberapa waktu lalu dan inilah yang saya temukan:

Setiap orang memiliki definisi berbeda untuk kata "ASIC". Ada (sangat kasar) tiga kategori: Konversi FPGA, "normal" ASIC, dan "kustom penuh". Seperti yang diharapkan, ini adalah urutan kenaikan harga dan peningkatan kinerja.

Sebelum menjelaskan apa ini, izinkan saya memberi tahu Anda bagaimana sebuah chip dibuat ... Sebuah chip memiliki 4 hingga 12+ "lapisan". Lapisan 3 atau 4 bawah berisi transistor dan interkonektivitas dasar. Lapisan atas hampir seluruhnya digunakan untuk menghubungkan hal-hal bersama. "Masker" adalah jenis seperti transparansi yang digunakan dalam foto-etsa PCB, tetapi ada satu topeng per lapisan IC.

Ketika membuat ASIC, biaya topengnya BESAR . Tidak jarang sama sekali untuk satu set masker (8 lapisan, 35 hingga 50 nm) untuk menjalankan US $ 1 Juta! Jadi tidak mengherankan jika mengetahui bahwa sebagian besar pemasok ASIC "murah" berusaha sangat keras untuk menekan biaya topeng.

Konversi FPGA: Ada perusahaan yang berspesialisasi dalam konversi FPGA ke ASIC. Apa yang mereka lakukan adalah memiliki "pangkalan" yang agak standar atau tetap yang kemudian disesuaikan. Pada dasarnya 4 atau 5 lapisan pertama chip mereka adalah sama untuk semua pelanggan mereka. Ini berisi beberapa logika yang mirip dengan FPGA umum. Versi "khusus" Anda akan memiliki beberapa lapisan tambahan di atasnya untuk perutean. Pada dasarnya Anda menggunakan logika mereka, tetapi menghubungkannya dengan cara yang bekerja untuk Anda. Kinerja chip ini mungkin 30% lebih cepat daripada FPGA yang Anda mulai. Kembali ke "hari", ini juga akan disebut "lautan gerbang" atau "gerbang gerbang" chip.

Pro: NRE rendah (US $ 35k adalah yang terendah). Jumlah minimum yang rendah (10k unit / tahun).

Cons: Biaya per-chip yang tinggi - mungkin 50% dari biaya FPGA. Performa rendah, relatif terhadap solusi lain.

ASIC "Normal": Dalam solusi ini, Anda merancang berbagai hal hingga ke tingkat gerbang. Anda mengambil VHDL / Verilog Anda dan kompilasi. Desain untuk gerbang individu diambil dari perpustakaan gerbang & perangkat yang telah disetujui oleh produsen chip (sehingga mereka tahu itu bekerja dengan proses mereka). Anda membayar semua topeng, dll.

Pro: Ini adalah apa yang sebagian besar dari chip di dunia. Performanya bisa sangat bagus. Biaya per-chip rendah.

Cons: NRE untuk ini mulai dari US $ 0,5 juta dan dengan cepat naik dari sana. Verifikasi desain sangat penting, karena kegagalan sederhana akan menghabiskan banyak uang. NRE + Jumlah minimum pemesanan biasanya sekitar US $ 1 juta.

Full Custom: Ini mirip dengan ASIC Normal, kecuali Anda memiliki fleksibilitas untuk mendesain hingga ke level transistor (atau di bawah). Jika Anda perlu melakukan desain analog, daya super rendah, kinerja sangat tinggi, atau apa pun yang tidak dapat dilakukan dalam ASIC Normal, maka ini yang sesuai untuk Anda.

Kelebihan: Ini membutuhkan seperangkat bakat yang sangat khusus untuk dilakukan dengan benar. Performa hebat.

Cons: Sama seperti ASIC Normal, hanya lebih dari itu. Peluang mengacaukan sesuatu jauh lebih tinggi.

Bagaimana Anda melakukannya sangat tergantung pada seberapa banyak pekerjaan yang ingin Anda lakukan. Ini bisa sesederhana seperti memberikan file desain ke perusahaan seperti TSMC atau UMC dan mereka memberikan Anda kembali wafer telanjang. Maka Anda harus mengujinya, memisahkannya, mengemasnya, mungkin menguji ulang, dan akhirnya memberi label. Tentu saja ada perusahaan lain yang akan melakukan sebagian besar pekerjaan itu untuk Anda, jadi semua yang Anda dapatkan adalah chip yang diuji siap untuk diletakkan di PCB.

Jika Anda sampai pada titik ini dan sepertinya ASIC adalah apa yang ingin Anda lakukan maka langkah selanjutnya adalah memulai Googling untuk perusahaan dan berbicara dengan mereka. Semua perusahaan itu sedikit berbeda, jadi masuk akal untuk berbicara dengan mereka sebanyak mungkin. Mereka juga harus bisa memberi tahu Anda apa langkah selanjutnya selain berbicara dengan mereka.

Ada dua cara utama untuk mendapatkan ASIC yang dibuat jika Anda melihat proses pihak ketiga, seperti IBM, ONsemi, STMicro, dll. Yang pertama adalah bekerja secara langsung dengan pengecoran (produsen), dan yang kedua adalah bekerja dengan sebuah grup yang memproses pesanan lebih kecil.

$Cost = Masks + N \times Wafers$, di mana topeng merupakan bagian dominan dari biaya Anda. Saya akan memperkirakan bahwa untuk proses 40nm terbaru, biaya mulai sekitar $ 2 juta.

Jika Anda tidak mencari volume besar, atau Anda ingin membuat prototipe desain, maka ada perusahaan yang akan membeli pelarian dari pengecoran untuk satu atau dua wafer, dan kemudian menjual ruang di tas wanita itu. Ada dua perusahaan besar: MOSIS dan CMP . Mereka berencana membeli hanya satu atau dua wafer dan satu set topeng, sehingga biaya produksi mereka pada dasarnya tetap. Harga mereka biasanya didasarkan pada ukuran desain Anda dalam mm ² . MOSIS tidak mempublikasikan tarif mereka, tetapi tarif termurah CMP pada proses 0,35 mikron untuk 650 Euro / mm ² . Desain non-sepele mungkin akan menelan biaya $ 3000 atau lebih untuk 40 chip. Semakin halus ukuran fitur, semakin mahal membuat topeng.

Item lain yang perlu dipertimbangkan adalah bahwa perangkat lunak desain yang diperlukan untuk merancang dan memverifikasi IC TIDAK murah, kecuali Anda melakukannya dari pengaturan universitas.

Meskipun benar bahwa membuat chip sangat mahal, TSMC dan fab lainnya memang menyediakan "layanan antar-jemput" yang membuat banyak perangkat dari banyak orang mati dan mengurangi harga secara signifikan. Saya bahkan pernah mendengar sebuah perusahaan mendapatkan beberapa sampel perangkatnya seharga $ 1500, yang sangat rendah ketika Anda mempertimbangkan alternatifnya. Sebelum apa pun, yang terbaik adalah menerapkan sebanyak mungkin pada FPGA untuk memastikan logikanya benar, dll.

Lihatlah di sini: http://www.tsmc.com/english/dedicatedFoundry/services/cyberShuttle.htm

Hanya ingin menambahkan ini di:

http://cmp.imag.fr/products/ic/?p=prices <- Harga CMP per mm ^ 2 dari daftar harga saat ini adalah untuk 25 bare dies kecuali untuk MEMSCAP dan untuk TriQuint.

Anda bisa mendapatkan asic CMOS C35B4C3 0.35u (350nm), hanya 650 Euro / mm2 (3), meskipun harga pengiriman mereka agak tinggi (hingga 100 euro) dan Anda harus membayar ekstra jika Anda ingin mereka mengemasnya untuk kamu.

Di ujung lain skala, Anda bisa mendapatkan 28nm CMOS CMOS28LP hanya 15000 Euro / mm2 (1) jika Anda melakukan kurang dari 3 mm ^ 2.

Sekarang pada akhir 2018, sebuah perusahaan sedang mengerjakan platform " Itsy-Chipsy " (dengan asumsi koleksi alat perangkat lunak plus layanan hebat) untuk menghasilkan dua chip prototipe dengan harga sekitar $ 400 pada ukuran 350x350um yang dapat memuat 14.000 gerbang . Jika ukuran area dibagi menjadi 4, turun ke 170x170um, biayanya sekitar $ 100 .

Harga $ 100 didasarkan pada harga chip 2x2mm oleh MOSIS, dibagi dengan 16, kemudian oleh 4. Komentar pada halaman hackaday di atas memiliki informasi lebih lanjut tetapi belum semua rinciannya dipecahkan . Mereka telah mengunjungi fab dan mengklaim untuk memulai kampanye pendanaan kerumunan tahun ini. Ini menyiratkan: dengan MOSIS untuk sebuah chip ukuran 2x2mm, harganya $ 5.000 untuk mendapatkan 40 chip.

Satu hal yang menyenangkan tentang itu adalah bahwa itu akan menggunakan semua alat open-source, dari ngspice.sourceforge.net, opencircuitdesign.com qflow dan sihir, dan yosys clifford.at. Meskipun tidak tahu bagaimana alat-alat itu dapat digunakan dengan lib, dan apa yang dibutuhkan. Akan menarik untuk melihat bagaimana itu akan berhasil.

Melihat daftar harga MPP CMP dari sept-18 dalam file pdf : Pada proses CMOS C35B4C3 .35um, harga per mm ^ 2 adalah 650 euro, dan area minimum yang dibebankan adalah 3.43mm ^ 2. Itu sekitar 2.230 euro, untuk 25 orang mati . Angka ini lebih merupakan kenyataan sampai hari ini.

Dek slide di nmi.org.uk dari imec tertanggal 2016 menunjukkan contoh Kementerian PU pada 0,18um biaya $ 25.000 untuk 40 mati pada area minimum 25mm ^ 2 pada wafer pertama. Setiap tambahan 40 dies biayanya $ 2000.

Presentasi juga menunjukkan biaya masker khusus: Untuk contoh yang sama, lot pertama dari 14 wafer biaya $ 134.000 untuk 14x2945 mati. Dan setiap wafer tambahan 2945 mati biaya $ 1000. Tambahan biaya per-die adalah $ 0,34. Angka $ 134.000 ini cocok dengan jumlah $ 100.000 yang dijawab oleh beberapa lainnya.

Sebuah utas 2013 di bitcoin.org berjudul "mengapa biaya pengembangan asik> 1M" berbagi beberapa angka: [1] penerima gelombang panjang, melibatkan 10 insinyur selama setahun dengan $ 500k, dua rekayasa tape-out $ 250k, dan $ 250k untuk chip 10k + perangkat verifikasi dan validasi. [2] Chip penambangan bitcoin avalon mungkin menelan biaya total sekitar $ 400 ribu yang diperkirakan berdasarkan volume pemesanan sebelumnya. [3] Beberapa angka umum lainnya untuk penambangan bitcoin adalah, ~ 150k USD untuk 130nm, 200-300k USD untuk 110nm, dan ~ 500k USD untuk 65nm, pada 2013. Meskipun chip tersebut mungkin memiliki kompleksitas yang lebih rendah.

Biarkan saya menjadi yang pertama menyatakan bahwa ASIC khusus bukan untuk orang yang lemah hati. Bagian katalog sudah cukup buruk. Sebagai referensi, masker tunggal di TSMC sekitar tahun 2010 untuk proses BiCmos 0.18um adalah sekitar $ 25k.

Studi kasus: Saya bekerja pada chip regulator uang setengah kustom untuk seorang pelanggan. Perusahaan saya adalah produsen semikonduktor Fortune 100.

Kami menagih sekitar $ 200k NRE, dengan ekspektasi pengiriman setidaknya $ 2 juta. Pelanggan menetapkan biaya maksimum perangkat ke titik harga tertentu, di mana mereka hanya akan menggunakan solusi lain. Selain itu, setelah beberapa saat, perangkat tidak akan eksklusif untuk pelanggan itu.

Kami pikir itu akan menjadi slam dunk, cukup salin dan tempel sisi IP yang ada, kemudian modifikasi desain yang sesuai. Sayangnya, ada masalah di fab, perakitan, kualifikasi, pengujian, karakterisasi, desain, dan aplikasi yang mengharuskan respin perangkat.

Kami melakukannya dengan benar di putaran kedua, tetapi pelanggan kami belum pernah melakukan ASIC khusus sebelumnya, tidak memiliki spesifikasi hebat, dan tidak benar-benar tahu apa yang mereka hadapi. Kami pada dasarnya melakukan seluruh integrasi sistem mereka karena mereka tidak dapat membangun PCB untuk menyelamatkan hidup mereka (panas, pemilihan paket, emi ....)

Suatu pilihan adalah melakukan konversi FPGA. Baik Altera dan Xilinx memiliki itu. Saya akan pergi dengan Altera. Harga berada di US $ 100k.

Kembali ketika saya melakukan simulasi logika untuk desain ASIC, saya mendengar $ 100.000 (AS) sebagai harga untuk ukuran batch minumum dari desain ASIC tunggal - tapi itu sekitar 10 tahun yang lalu, dan mungkin hanya untuk satu perusahaan.

Apakah kamu melihat ini? http://www.europractice-ic.com/ Mereka memiliki daftar harga lengkap: http://www.europractice-ic.com/prototyping_minisic.php

Mereka juga menawarkan layanan tambahan dan memberikan lisensi perangkat lunak sesuai kebutuhan.

sunting: Saya menghapus tautan ke file pdf dan menambahkan tautan ke halaman tempat semua harga.

Sudahkah Anda mempertimbangkan untuk menggunakan FPGA? Dengan FPGA Anda dapat mengatur ulang komponen perangkat keras pada sebuah chip tanpa harus membuat chip sendiri. Jika Anda berada di universitas, ada kemungkinan mereka memiliki FAB kecil mereka sendiri. Universitas tempat saya kuliah. Jika mereka tidak melakukannya, Anda dapat berbicara dengan seseorang di universitas yang memiliki FAB dan melihat apakah Anda dapat membuat mereka untuk membuat chip Anda, biayanya mungkin lebih rendah dari biaya pengecoran.