Perbedaan antara >> dan >>> di Verilog?
Apa perbedaan antara >>dan >>>di Verilog / sistem Verilog? Saya tahu ==tes hanya untuk 1 dan 0, sedangkan ===tes untuk 1, 0, X, Z. Jadi bagaimana itu mirip dengan operator