Saya merancang sirkuit dan PCB untuk mengendarai 7 DAC dari FPGA. (DAC adalah AD9762 ) Apakah mungkin untuk mengarahkan input jam pada semua 7 DAC dengan output clock tunggal (dari pin output PLL) dari FPGA? Atau itu resep untuk bencana? Ini akan menjadi satu jam berakhir dengan maks. Frek. dari...