Mengapa memiliki dua gerbang TIDAK dalam seri?

Saya baru-baru ini melihat lembar data untuk IC 74HC139 untuk melihat apakah cocok untuk proyek saya, dan telah menemukan diagram logika berikut yang menurut saya sedikit aneh:

^{mensimulasikan rangkaian ini - Skema dibuat menggunakan CircuitLab}

Untuk setiap input Yn, ada dua gerbang TIDAK setelah gerbang NAND input-tiga; Saya tidak mengerti mengapa ini diperlukan karena logika boolean sederhana memberi tahu kita:

Oleh karena itu saya mengasumsikan ada beberapa alasan berbasis elektronik mengapa ada dua inverter sebelum output? Saya belum pernah mendengar gerbang yang disebut buffer Inverting sebelumnya, dan ini seharusnya mengisolasi sirkuit sebelum dan sesudah, namun, saya tidak bisa mengklaim memahami penggunaan ini sehingga saya menghargai pencerahan apa pun!

Alasan yang mungkin:

1. Penyeimbang beban
   • Pengemudi A memiliki jumlah fan-out yang tidak diketahui untuk dikendarai. Fan-out dalam sirkuit dan parasit yang diinduksi dapat dihitung untuk sirkuit tertentu, tetapi kita tidak tahu sirkuit lain yang menghubungkan driver. Pada dasarnya inverter digunakan sebagai penyangga setara. dan membantu mengelola parasit.
2. Waktu dan total saat ini
   • Untuk mengurangi kesalahan transisi, inverter keadaan kedua dapat diukur untuk saklar transisi yang lebih cepat. Melakukan hal itu membuat pembaruan input gerbang NAND dekat waktu yang sama. Dengan input berubah kurang secara berkala, daya dapat dihemat dan gangguan transisi dapat dikurangi.
3. Penguat dan kekuatan sinyal
   • Katakanlah VDD = 1.2V tetapi inputnya 0.9V. Masukan masih 1 logis, tetapi dianggap lemah yang menyebabkan switching lebih lambat dan membakar lebih banyak daya. Inverter pertama dapat berukuran untuk menangani transisi yang lebih baik, membuat voltase lebih mudah diprediksi untuk sisa desain.
   • Ada juga kemungkinan perubahan dalam domain tegangan. Dalam hal ini, inverter dalam status pertama dapat bertindak sebagai langkah turun, misalnya domain input 5V ke domain 2V.
4. Kombinasi di atas

Waktu yang diperlukan untuk gerbang untuk beralih tergantung pada jumlah beban kapasitif yang harus dikendarainya, ukuran transistor, dan jumlah transistor dalam rangkaian. Inverter terdiri dari satu NFET (N-channel Field Effect Transistor) dan satu PFET (P-channel FET); gerbang NAND tiga input memiliki tiga PFET secara paralel dan tiga NFET secara seri. Agar gerbang NAND 3-input untuk beralih ke output rendah secepat inverter, masing - masing dari tiga NFET harus tiga kali lebih besar dari NFET tunggal inverter.

Untuk chip kecil seperti ini, satu-satunya transistor yang harus menggerakkan beban signifikan adalah yang terhubung ke pin keluaran. Dengan menggunakan empat output yang digerakkan oleh inverter, perlu memiliki empat PFET besar dan empat NFET besar, ditambah banyak yang kecil. Jika seseorang menetapkan NFETs suatu area "1", PFETs mungkin akan memiliki luas sekitar 1,5 (material saluran-P tidak bekerja sebaik N-channel), dengan total area sekitar 10. Jika output didorong langsung oleh gerbang NAND, akan diperlukan untuk menggunakan dua belas PFET besar (total area 18) dan dua belas NFET besar (total area 36, ​​untuk total area sekitar 54. Menambahkan 20 NFET kecil dan 20 PFET kecil [12 masing-masing] untuk NAND, dan masing-masing 8 untuk inverter] sirkuit akan mengurangi area yang dikonsumsi oleh transistor besar hingga 44 unit - lebih dari 80%!

Meskipun ada beberapa kesempatan ketika pin output akan digerakkan secara langsung oleh "gerbang logika" selain dari inverter, menggerakkan output dengan cara seperti itu sangat meningkatkan area yang diperlukan untuk transistor output; itu umumnya hanya bermanfaat dalam kasus-kasus di mana misalnya perangkat memiliki dua input catu daya dan harus dapat mendorong outputnya rendah bahkan ketika hanya satu catu daya yang berfungsi.

Jika gerbang NAND dibuat dengan cara yang jelas (tiga transistor paralel ke GND dan tiga transistor seri ke Vdd) maka ia akan memiliki kemampuan sumber yang rendah, transisi tidak akan tajam, dan waktu tunda akan tergantung pada kapasitansi beban. Menambahkan buffer (atau dua untuk mengembalikan logika) membersihkan semua masalah itu.

Inilah yang merupakan inverter unbuffered khas (skematis seperti ini) ...

Fungsi ..transfer (output vs input yang ditunjukkan pada baris (1)) terlihat seperti:

Dengan buffer, garis (1) akan lebih dekat ke bentuk persegi. (baris kedua adalah arus yang ditarik).

Ini konyol jika Anda hanya mencoba mengkomunikasikan logika sebuah chip. Mungkin ditarik seperti ini karena secara internal ada beberapa tahap penyangga. Gerbang internal mungkin sangat kecil dengan sedikit kemampuan drive. Sinyal yang keluar perlu melalui buffer yang dapat sumber dan tenggelam lebih banyak saat ini. Entah bagaimana detail implementasi ini tampaknya telah membuatnya menjadi deskripsi logis, di mana itu bukan miliknya. Logikanya akan sama jika dua inverter dalam seri digantikan oleh kawat. Maka harus ada kecepatan keseluruhan dan spesifikasi drive saat ini untuk output. Anda bisa membayangkan gerbang NAND yang lebih lambat dan lebih kuat.

Meskipun ini mungkin tampak seperti hal yang tidak berguna untuk dilakukan, itu memang memiliki aplikasi praktis. Ini akan meningkatkan sinyal output yang lemah. Level tidak berubah, tetapi kemampuan sumber akhir penuh atau tenggelam dari inverter akhir tersedia untuk menggerakkan resistansi beban jika diperlukan

Di masa lalu, pengaturan seperti itu digunakan untuk penundaan.