Mengapa logika PMOS / NMOS lama membutuhkan beberapa voltase seperti +5, -5, dan +12 volt? Misalnya, prosesor Intel 8080 lama, DRAM lama, dll. Saya tertarik pada penyebab pada tingkat fisik / tata letak. Apa tujuan dari tegangan tambahan ini? Ya, pertanyaan ini tentang barang yang digunakan 35...
Saya mencoba untuk mengurangi disipasi daya dari saklar sisi tinggi P-Channel MOSFET. Jadi pertanyaan saya adalah: apakah ada cara di mana sirkuit ini dapat dimodifikasi sehingga P-Channel MOSFET akan selalu "sepenuhnya aktif" (mode triode / ohmic) tidak peduli apa bebannya? Sunting 1 : Harap...
Beberapa hari yang lalu saya sedang mempertimbangkan untuk menggunakan sinyal kecil P-Channel MOSFET dalam desain tambang, tetapi tidak dapat menemukan bagian yang cocok. Spesifikasi yang saya cari adalah sesuatu seperti berikut: sayaD= - 500 m AsayaD=-500mSEBUAHI_D = -500mA (drainase kontinu...
Di sekolah, saya diajari tentang transistor PMOS dan NMOS, dan tentang transistor peningkatan dan penipisan mode. Inilah versi singkat dari apa yang saya mengerti: Peningkatan berarti bahwa saluran biasanya tertutup. Deplesi berarti saluran terbuka secara normal. NMOS berarti saluran itu terbuat...
Saya telah mencari EESE dan Google selama beberapa minggu sekarang untuk solusi untuk masalah ini, dan sementara saya menemukan beberapa proposal yang tampak menjanjikan, implementasi dunia nyata tidak memenuhi harapan. Saya memiliki regulator tegangan di papan dengan kapasitansi input 10uF, untuk...
Output dalam PMOS adalah sebagai berikut: I/P O/P 0 1 1 0 Mengapa saya tidak bisa menggunakan ini alih-alih menggunakan CMOS untuk membalik logika? (Tolong jelaskan secara sederhana karena saya pemula dalam topik dan subjek