Apakah rangkaian ini memiliki masalah level tegangan marjinal?

Sebagai penelitian untuk masalah yang saya jelaskan di sini, saya menemukan rangkaian ini oleh Maxim:

Ini adalah pengganda jam, dan harus benar-benar cocok dalam kasus saya karena frekuensi input didefinisikan dengan sangat baik.

Namun melihat melalui lembar data saya menemukan bahwa MAX9010 menghasilkan level TTL, sementara 74VHC86 menerima level CMOS (0,7 * Vcc). Secara umum saya tidak dapat menemukan komparator kecepatan tinggi dengan output CMOS yang beroperasi @ 5V.

Haruskah saya memberikan perhatian khusus pada masalah ini - apa saja kondisi di mana sirkuit mungkin gagal menghasilkan jam yang tepat?

Bisakah Anda memberi umpan balik pada sirkuit secara umum? Penilaian saya bahwa itu harus berfungsi dengan benar menggandakan 21.47727 MHz menjadi 42.95454 MHz dengan R1 = 1k dan C1 = 15pF (namun pasti akan membutuhkan prototyping dan penyesuaian dalam kehidupan nyata).

PS Hari-hari terakhir saya meninjau banyak desain untuk mengelola jam, dan perasaan saya adalah bahwa mereka pada tingkat tinggi semacam "artikel pemasaran" dan tidak sesuai untuk aplikasi langsung - artikel berbicara banyak tentang pro sirkuit, tetapi hampir tidak ada pernyataan kontra (timbul dari keterlambatan propagasi, rentang frekuensi dll) sehingga merupakan ide yang sangat buruk untuk mengimplementasikan apa yang dikatakan secara langsung tanpa pemodelan dan simulasi yang tepat untuk kondisi target.

Pembaruan: seperti yang saya duga rangkaian ini adalah desain ideal yang dirancang untuk bekerja dalam kondisi ideal. Ketika dibangun dalam kehidupan nyata, itu tidak berfungsi dengan baik tanpa investasi ke bidang-bidang berikut:

1. daya harus bersih maksimal. Karena kebisingan pada pembagi tegangan rails listrik akan memiliki tingkat berfluktuasi, menyebabkan lonjakan pada output dari komparator dan positif palsu;
2. komparator dapat (akan) menenggelamkan beberapa arus dari pembagi tegangan (tegangan referensi) pada input positifnya pada saat switching. Ini juga dapat sedikit mengubah titik referensi;
3. RC dengan kapasitansi yang kecil sangat dipengaruhi oleh kapasitansi lain di sekitar dan EMI, mengubah siklus tugas yang disetel (paling baik) atau membuat x2 tahap multiplikasi tidak berfungsi.

Selain itu, saya telah membangun sirkuit ini menggunakan MAX999, tetapi model LTSpice -nya salah. Ini dikonfirmasi oleh dukungan Maxim, semoga mereka akan memperbaikinya.

Saya akan menjatuhkan desain ini, mengingat ICS501 sebagai gantinya.

Namun melihat melalui lembar data saya menemukan bahwa MAX9010 menghasilkan level TTL, sementara 74VHC86 menerima level CMOS (0,7 * Vcc).

Itu tempat yang bagus dan saya setuju dengan Anda - mungkin Anda harus memberi tahu Maxim di sirkuit mereka yang cerdik. Malu pada mereka.

Haruskah saya memberikan perhatian khusus pada masalah ini - apa saja kondisi di mana sirkuit mungkin gagal menghasilkan jam yang tepat?

Ya, Anda tidak dapat menggunakan kedua chip tersebut bersama-sama tanpa menurunkan power rail pada seri 74. Mungkin mencoba MAX999 - ini sedikit lebih cepat pada waktu propagasi (4,5 ns) tetapi, yang penting, mengenai rails pada output maka akan mendorong 74 chip.

Penundaan yang Anda butuhkan hanya 25nS. Saya akan mempertimbangkan untuk menyederhanakan sirkuit Anda untuk menggunakan dua atau ketiga gerbang lainnya dalam paket 74HC86 untuk memberikan penundaan, Tpd nominalnya adalah 11nS pada 5v ke 15pF. Tanpa pemuatan kapasitif ekstra, penundaan mereka mungkin sedikit kurang. Keterlambatan mereka akan sangat dipengaruhi oleh tegangan rel, jadi hanya gunakan metode ini jika rel diatur dengan baik.