Apakah gerbang logika NAND simetris sempurna?

8

Dengan kata lain: jika kita menukar A dan B, akankah Q berperilaku sama persis di DC dan analisis sementara?

masukkan deskripsi gambar di sini

digital-logic logic-gates cmos spice nand Vahram Voskerchyan
sumber
7
Fakta bahwa M2 adalah tanah yang direferensikan dan M1 tidak mungkin membuat perbedaan kecil
BeB00

Jawaban:

10

Akan ada perbedaan yang sangat kecil di sirkuit itu karena perbedaan VGS di N stack saat sirkuit tenggelam saat beralih. M1 akan sedikit lebih lambat dari M2 dalam beberapa kondisi.

Namun ada kemungkinan ada faktor lain, katakanlah bagaimana sirkuit diletakkan, yang akan memiliki efek yang sama besar.

Tentukan sempurna. Banyak hal yang kita lakukan di EE adalah tentang pemodelan. Model ini tidak pernah sempurna dan pada sebagian besar level abstraksi perilaku sirkuit ini akan dianggap simetris. Jika kita membiarkan perbedaan yang sangat kecil dalam rangkaian yang biasanya akan mencakup puluhan gerbang ini mempengaruhi kita, kita tidak akan pernah menyelesaikan apa pun.

RoyC
sumber
11

Tergantung pada lingkungan.
Mungkin di sirkuit Anda di atas dan di FPGA mereka sama tetapi di perpustakaan ASIC Anda menemukan perbedaan antara berbagai input.

Tua bangka
sumber
Saya telah mencoba mengubah input yang saling bertukar dan saya mendapatkan hasil yang persis sama karena itu saya pikir ini simetris. Tetapi saya tidak dapat menemukan alasan yang bagus.
Vahram Voskerchyan
@VahramVoskerchyan Itu logika yang salah (ow). Pertimbangkan ini: jika saya membuat NAND yang tidak simetris, katakanlah memiliki persyaratan tegangan yang berbeda untuk salah satu inputnya, apakah masih akan menjadi NAND?
candied_orange
@CandiedOrange Tapi ada gerbang logika asimetris. Pseudo NMOS NAND misalnya (jika saya tidak salah).
Vahram Voskerchyan
Itulah intinya. Logikanya salah (ow) untuk berpendapat bahwa satu NAND simetris berarti bahwa semua NAND simetris.
candied_orange
Transistor PMOS baik M3 dan M4 akan mempengaruhi output melalui Cgd mereka selama switching. Namun, hanya transistor NMOS M1 yang dapat melakukan hal yang sama. Jadi selama beralih, M1 dan M2 akan memengaruhi puncak secara berbeda. Ambang switching yang diperlukan juga akan sedikit berbeda. Vgs dari kedua transistor tidak sama bahkan jika A dan B memiliki tegangan yang sama. Ini karena M2 juga akan membutuhkan vds tertentu untuk melakukan arus.
Vahram Voskerchyan
3

Karena perangkat M1 dan M2 berada dalam konfigurasi yang berbeda, akan ada perbedaan antara input A dan B.

Namun, Anda mungkin harus terlihat sangat keras dan hati-hati untuk melihat waktu atau efek ambang perbedaan itu.

Saat Anda mendesain gerbang logika ke sistem, Anda bekerja pada spesifikasi maksimum, tetapi mengharapkannya berperilaku lebih dekat dengan tipikal. Sering ada variasi 2: 1 atau bahkan 3: 1 antara spesifikasi maks dan tipikal. Kemungkinan bahwa setiap perbedaan kinerja antara input A dan B akan jauh lebih kecil daripada perbedaan antara pengaturan waktu max dan tipikal.

Neil_UK
sumber
Jadi kita dapat mengatakan bahwa rangkaian kita simetris dengan beberapa variasi?
Vahram Voskerchyan
Tidak. Dalam istilah logika, ini pada dasarnya simetris. Dalam istilah analog, tidak jauh dari simetris.
Neil_UK
0

Jika Anda peduli tentang pemrosesan pulsa presisi, seperti dalam membangun FlipFlops dari PFD, frekuensi-detektor jitter rendah, Anda harus memahami semua cara berbagai biaya akan bertempur di dalam rangkaian dan tetap bersarang untuk mengganggu pulsa berikutnya, untuk menyebabkan variasi antar-pulsa-delay dan dengan demikian deterministik jitter.

analogsystemsrf
sumber
0

Saya pernah membuat chip dengan gerbang NAND sengaja asimetris, untuk adder riak di mana kecepatan dari satu input perlu dioptimalkan, dan yang lainnya tidak begitu banyak.

Jadi tidak, belum tentu simetris. Tapi biasanya hampir begitu.

Dick Lyon
sumber