Apa sebenarnya yang menghentikan OpAmps dari mencapai VCC / GND?

10

Jadi saya telah membaca tentang OpAmps dan juga sedikit disimulasikan dengan Ltspice. Saya membuat Integrator sederhana dengan LM324 OpAmp dan semakin dekat dengan rail positif tetapi tidak terlalu tepat.

Apa yang menyebabkan OpAmps tidak mencapai nilai rel positif yang pasti? Apakah sirkuit di dalam OpAmp membatasi itu?

operational-amplifier Karl S.
sumber
Tidak ada skematis ??
Mitu Raj
Ada opamps berdasarkan teknologi CMOS yang memiliki output "rail-to-rail" (dan biasanya input juga) yang hampir mencapai rel pasokan. Jika Anda tidak memuat output terlalu banyak.
Bimpelrekkie
CMOS opamps, dengan gerbang yang digerakkan ke depan, dapat memiliki Rout << 1 ohm. 1Kohm Rload memungkinkan Vout Anda hanya berjarak 0,1% dari rel. Misalnya, dalam proses 0.6u, Rute FET adalah 1 / (K * W / L * Ve); dengan 100uA / volt ^ 2 * 1.000 / 1 * 5 volt, Rout adalah 1 / 0,5 amp / volt atau 2 ohm. Dengan asumsi Nch FET Anda adalah 1.000 / 1 atau 10 garis dari 100/1.
analogsystemsrf

Jawaban:

18

masukkan deskripsi gambar di sini

Gambar 1. Rangkaian internal op-amp LM324.

Perhatikan bahwa ketika output didorong tinggi sehingga pasangan transistor Darlington, Q5 dan Q6 harus dihidupkan. Karena persimpangan basis-emitor Q5 dan Q6 masing-masing turun sekitar 0,7 V ketika itu masuk akal bahwa yang paling kita harapkan dari rangkaian ini adalah V + - 1,4 V. Karena arus basis Q5 berasal dari sumber arus 100 µA, kita harus memungkinkan untuk drop tegangan itu juga.

Saat berayun negatif, Q13 memberikan jalan ke tanah. Karena basisnya harus ditarik rendah pada Q12 untuk menghidupkan, kami memiliki versi masalah yang serupa, meskipun sedikit membaik.

Anda harus dapat mensimulasikan masing-masing kasing untuk sirkuit penggerak atas dan bawah dan melihat tegangan output minimum dan maksimum dalam setiap kasing. Kemudian bandingkan dengan lembar data.

Perhatikan bahwa rentang tegangan akan menurun ketika beban Iout meningkat (mA).

Transistor
sumber
Tetapi perlu juga dicatat bahwa jika Anda mengganti tahap output dengan tahap PNP tunggal (tanpa Darlington), Anda bisa melakukan jauh lebih baik. Fakta bahwa ini tidak dilakukan umumnya mengatakan banyak tentang keterbatasan transistor.
WhatRoughBeast
Itulah sebabnya beberapa desain op-amp memiliki resistor pull-up pada output yang dikaitkan dengan Vcc. Ini memberikan tegangan 'mati' yang lebih baik untuk MOSFET saluran atau transistor pnp.
Sparky256
Tidak masalah. Kisaran ayunan maksimal {Vpp / Io} cukup nonlinier karena sink arus emitor DC dan memiliki ESR terendah di atas Vo> 2Vdc (di atas Vee.) Yang juga menyebabkan Vo (sat) yang jauh lebih dari sekadar emitor umum sederhana ( CE) Vce (sat). Karena CE adalah pompa saat ini yang beralih ke sakelar saat jenuh, untuk output ESR rendah mereka menggunakan setidaknya 2 kolektor umum tingkat.
Tony Stewart Sunnyskyguy EE75