Lihat lembar data ini , halaman 2: diagram logika internal untuk MM74HC138.
Diagram menunjukkan logika inverter dengan gelembung pada input atau pada output. Apakah ada perbedaan nyata di antara mereka?
Gelembung menandakan apakah sinyal aktif rendah atau aktif tinggi. Pada digram, sinyal A, B, C, dan G1 aktif tinggi. Perhatikan bahwa tabel kebenaran menggunakan Ls dan Hs bukannya 0s dan 1s. Untuk sirkuit aktif-rendah, tegangan rendah adalah logis 1. Pengoperasian gerbang tergantung pada bagaimana Anda menginterpretasikan level sinyal. Misalnya, gerbang AND dengan semua sinyal aktif-tinggi dapat digambar ulang sebagai gerbang OR dengan semua sinyal aktif-rendah, dan sebaliknya.
Dalam desain logika campuran, gelembung selalu berpasangan. Anda menggambar persamaan dasar dengan gerbang AND dan OR, dan memasukkan garis vertikal dengan gelembung di mana-mana ada pelengkap sinyal. Kemudian ganti semua gerbang logika dengan jenis yang sebenarnya Anda gunakan (misalnya NAND dan input aktif-rendah yang setara ATAU). Akhirnya, masukkan inverter di mana saja yang tidak berpasangan dengan gelembung. Ini membuatnya mudah untuk membaca persamaan langsung dari skema.
Untuk contoh pemasangan gelembung dengan logika campuran dan campuran sinyal aktif-rendah dan aktif-tinggi, lihat halaman arsip di bawah ini dari kelas Teknologi Georgia: Contoh Analisis Logika dan Sintesis Campuran . Masukan atau keluaran gelembung digunakan pada masing-masing inverter untuk menunjukkan dengan jelas pasangan gelembung. Gelembung dengan garis miring hanya untuk membaca persamaan dari skema. Mereka dapat dihapus (seperti dalam contoh 4), dan kemudian di mana saja ada ketidakcocokan gelembung adalah pembalikan yang logis.
Inverter adalah buffer level pembalik. Ini tidak selalu merupakan inverter logika. Dalam contoh 2 dari tautan di atas, ketika Y, B, dan D diimplementasikan sebagai sinyal aktif-tinggi, sirkuit memerlukan inverter meskipun fungsi logika tidak memerlukan komplemen. Ini karena NAND setara dengan OR dengan input aktif-rendah, sehingga input aktif-tinggi harus terlebih dahulu dibalik.
Dalam skema yang ditautkan dalam pertanyaan, perhatikan bahwa input dan output sinyal aktif-rendah dalam skema pada halaman 2 memiliki gelembung yang cocok pada diagram koneksi di halaman 1. Saya akan mengulangi gelembung-gelembung pada skema halaman 2 untuk kelengkapan. .
TIDAK .... Keduanya sama. Buffer dengan gelembung di output atau gelembung di input selalu merupakan inverter