Dalam prosesor SMT (multithreading simultan) di mana utas berbagi TLB, bagaimana TLB membedakan akses satu utas dari yang lain? Setiap utas memiliki set halamannya sendiri yang dimuat ke dalam memori, dan utas independen tidak berbagi halaman. Saya kira ada semacam dukungan perangkat keras untuk itu di TLB, seperti beberapa bit tambahan. Tapi saya ingin tahu lebih detail.
0