Cara memilih kapasitor yang sesuai untuk stabilisasi tegangan input

Saya memiliki desain di mana saya memiliki beberapa IC kecepatan tinggi dan perlu meletakkan kapasitor pada jalur tegangan input untuk menstabilkan tegangan dan melindungi dari lonjakan atau penurunan. Saya beroperasi pada 5v dan antara 300 dan 500 mA. Penelitian saya menunjukkan bahwa saya memerlukan kapasitor elektrolitik untuk aplikasi ini tetapi saya tidak tahu bagaimana memilih nilai kapasitansi yang sesuai. Juga, mengapa saya tidak bisa menggunakan regulator untuk tujuan ini? Lembar data untuk IC saya menunjukkan bahwa saya harus menggunakan kapasitor tetapi bukankah VR akan melakukan pekerjaan yang lebih baik?

Mengapa saya tidak bisa menggunakan regulator untuk tujuan ini?

Terutama, karena setiap chip tidak bisa berada tepat di sebelah regulator. Semakin jauh chip Anda berasal dari regulator yang memasoknya, semakin banyak hambatan dan induktansi yang ada dalam koneksi dari regulator ke pin Vcc (dan dari pin ground di jalan kembali).

Jika penarikan chip Anda saat ini berubah, hambatan dan induktansi ini akan menghasilkan perubahan tegangan pada pin Vcc.

Saya tidak tahu bagaimana memilih nilai kapasitansi yang sesuai.

Ada dua cara untuk melihatnya.

1. Ketika chip Anda mengubah pengundiannya saat ini, di / dt itu akan membuat penurunan tegangan pada induktansi kembali ke sumber tegangan. Anda menginginkan kapasitor yang dapat memasok (atau menenggelamkan) delta saat ini hingga arus dari sumber dapat merespons.

   Sayangnya memilih kapasitor dengan cara ini membutuhkan mengetahui dua hal yang Anda sering tidak tahu: Apa yang akan menjadi di / dt dihasilkan oleh chip (yang ini Anda mungkin benar-benar tahu dalam beberapa kasus), dan apa induktansi dari koneksi ke sumber (ini Anda bisa mensimulasikan dengan alat integritas daya yang baik, tapi itu mahal).

2. Anda dapat merancang kapasitor bypass Anda untuk menyediakan koneksi impedansi rendah ke ground di semua frekuensi yang Anda minati.

   $Z=\dfrac{1}{j\omega{}C}$

   $Z=j\omega{}L$

   Solusinya adalah dengan meletakkan beberapa nilai kapasitor secara paralel, sehingga semua frekuensi tercakup. Vendor kapasitor yang baik akan memberikan karakteristik ESL dan ESR sehingga Anda dapat mensimulasikan kombinasi kapasitor dan menemukan kombinasi yang berfungsi.

Penelitian saya menunjukkan bahwa saya memerlukan kapasitor elektrolitik untuk aplikasi ini

Pengaturan umum adalah 0,1 uF kapasitor keramik pada pin Vcc setiap chip, dan beberapa elektrolitik bernilai tinggi tersebar di seluruh papan (tidak harus satu per chip). Apakah ini sesuai untuk desain Anda tidak jelas dari apa yang Anda bagikan.

Umumnya nilai-nilai tinggi (dalam paket yang lebih besar dan sering elektrolitik) tidak perlu sedekat dengan chip seperti kapasitor nilai-kecil (paket kecil), karena mereka berguna pada frekuensi yang lebih rendah di mana induktansi memisahkan mereka dari beban (chip) ) kurang berpengaruh. Mungkin satu kapasitor 10 uF dapat dibagi antara 4 atau lebih beban. Dan beberapa kapasitor 47 atau 100 uF dapat ditaburkan di papan.