Kapasitor decoupling

Banyak IC yang saya lihat menyarankan kapasitor decoupling di Vdd ke Vss - ini masuk akal.

Namun beberapa IC misalnya, dsPIC33FJ128GP802 memiliki TIGA pin Vss dan hanya dua pin Vdd (AVdd dan Vdd.) Jadi, apakah saya akan meletakkan kapasitor decoupling pada setiap pin Vdd, atau dari masing-masing pin Vdd ke setiap pin Vss?

decoupling-capacitor Thomas O
sumber

Saya tahu mengatakan melihat lembar data tidak disukai sebagai jawaban, tapi saya benar-benar berpikir ini adalah kasus yang baik untuk membawanya. Jika sebuah chip memiliki kebutuhan spesifik, ia akan menentukannya dalam lembar data. Jika Anda akan melihat lembar data untuk foto ini, Anda akan menemukan jawaban Anda.

Kellenjb

Saya benar-benar melihat sebuah kelompok yang menghabiskan uang untuk beberapa pro-board karena tidak melihat lembar data untuk bagian mana pun. Ketika mereka mengaitkannya, itu tidak berhasil. Akhirnya, jika mereka melihat lembar data, mereka akan menemukan bahwa ada halaman pertimbangan tata letak yang harus mereka ikuti.

Kellenjb

Jawaban:

Saya percaya aturan umum adalah 1 cap per pin Vdd.

Apakah Anda menggunakan pesawat darat? Jika demikian, jangan repot-repot memasang tutup ke pin Vss. Namun, jika Anda menggunakan bus darat sebagai gantinya, maka ya Anda harus memasang katoda topi langsung ke Vss.

ajs410
sumber

Saya menggunakan pesawat tanah pada PCB saya tetapi saya prototipe di papan tempat memotong roti. BTW, apa katoda topi, saya pikir mereka bipolar?

Thomas O

Saya pikir itu sedang digunakan sebagai nama untuk terminal negatif perangkat. Tutup keramik dan tantalum (yang merupakan satu-satunya dua jenis yang saya pertimbangkan untuk tutup decoupling) adalah bipolar, sedangkan elektrolitik (yang memiliki ESR terlalu tinggi untuk efektif untuk decoupling) terpolarisasi.

Kevin Vermeer

@reemrevnivek - Tantalum nonpolar? tidak umum ...

Connor Wolf

Aduh! Salahku. Menghapus kentut itu untuk mencegah penyebaran informasi yang salah, sisanya di sini: Katoda digunakan sebagai nama untuk terminal negatif suatu perangkat. Tutup keramik adalah bipolar, sedangkan tutup tantalum terpolarisasi. Perhatikan bahwa elektrolitik juga terpolarisasi, tetapi merupakan pilihan yang buruk untuk decoupling karena ESR yang tinggi.

Kevin Vermeer

"Apakah kamu menggunakan pesawat tanah? Jika demikian, jangan repot-repot memasang topi ke pin Vss." Nah, secara teknis Anda ingin induktansi loop total harus diminimalkan. Jika Anda memiliki ground / power plane, Anda ingin jejak dari kapasitor ke pesawat sesingkat mungkin, dan jejak dari pesawat ke pin IC harus sesingkat mungkin. Tetapi Anda juga ingin jalur melalui pesawat menjadi pendek juga: pesawat bukan konduktor sempurna, jadi masih ada variasi tegangan pada pesawat pada frekuensi sangat tinggi.

Jason S

Dalam hal chip itu, ya, Anda akan melakukannya. Mereka sebenarnya mengalokasikan sedikit ruang (halaman 21 dan 22 dalam lembar data ) untuk menggambarkan kapasitor yang diperlukan.

Tapi, sebagai aturan umum, Anda ingin 1 cap per pin Vdd. Sebuah bidang tanah meniadakan kebutuhan untuk decoupling pada Vss, jika Anda tidak memilikinya Anda akan memiliki masalah.

Dalam kasus terkait dsPIC (dan banyak chip lainnya), setiap pin Vdd berdekatan dengan pin Vss, jadi letakkan saja di sana. Sebenarnya ada empat pin Vdd, dan empat pin Vss, sehingga cocok: 2xVdd (pasokan IO), 1xAVdd (pasokan ADC), dan 1xVcap / Vddcore (kapasitor regulator internal), bersama dengan 3xVss dan 1xAVss.

Kevin Vermeer
sumber

Saya menggunakan dsPIC33FJ128GP802, yang memiliki jumlah ganjil pin Vdd dan Vss. * 804 memiliki angka genap. Sebagai catatan, mengapa Microchip melakukan ini? Pasti ada alasan untuk angka yang tidak sama.

Thomas O

Oh, saya tidak akan menghitung pin Vddcore sebagai pin daya seperti untuk regulator internal. Ada satu Vdd, satu AVss, dua Vss dan satu AVss, mengapa ada dua alasan tetapi hanya satu Vdd?

Thomas O

Mengapa? Anda harus bertanya kepada Microchip. Saya kira itu untuk mengurangi jumlah pin. Vddcore jelas merupakan power pin! Lihat Bagian 2.3 dan 27.2 lembar data: Pin VCAP / VDDCORE tidak boleh terhubung ke VDD, dan harus memiliki kapasitor antara 4,7 μF dan 10 μF, 16V yang terhubung ke ground. Jenisnya bisa keramik atau tantalum.

Kevin Vermeer

Yang saya maksud adalah itu tidak tenggelam atau sumber arus (kecuali untuk kapasitor.)

Thomas O

Anda mengabaikan . Jika Anda memperhitungkannya, Anda akan melihat bahwa ada untuk setiap pin daya. $V_{CAP}/V_{DDCORE}$ $V_{SS}$

masukkan deskripsi gambar di sini

$V_{SS}$ $V_{DD}$

$V_{CAP}/V_{DDCORE}$ $\mu$ $\mu$

Bagian 2.2 dalam lembar data mencakup decoupling dan menunjukkan skema ini:

masukkan deskripsi gambar di sini

Beberapa desainer akan menggambar rel daya di sudut skema dan menempatkan semua kapasitor decoupling di sana. Alasan mereka adalah bahwa decoupling dalam skema itu sendiri akan mengacaukannya dan membuatnya kurang jelas. IMO itu ide yang buruk. Terutama jika orang lain akan membuat tata letak PCB itu tidak jelas di mana kapasitor berada secara fisik. Jika Anda menggambar mereka seperti dalam skema di atas, setidaknya disarankan pin yang merupakan kapasitor dan insinyur tata letak PCB akan tahu bahwa itu harus ditempatkan dekat dengan pin.

stevenvh
sumber