Di mana Batasan Input VDD + 0.3V Berasal dari chip IC?

11

Ada berbagai sirkuit terpadu yang menetapkan bahwa tegangan inputnya dapat menjangkau rentang yang cukup lebar (maksimum absolut), misalnya -0.3V hingga 6.0V ( ref , pdf halaman 4), dan kemudian memiliki "Tegangan Input pada pin apa pun" kendala yang tergantung pada tegangan input, misalnya -0.3V ke VDD + 0.3V.

Itu, pada dasarnya, membuat chip tidak I / O toleran terhadap tegangan yang melebihi tegangan input lebih dari 0.3V tetapi berada dalam spesifikasi maksimum absolut dari apa yang diizinkan oleh tegangan input, dan memaksa saya untuk menerapkan semacam level eksternal menggeser sirkuit ke input tersebut.

Jadi apa alasan praktis untuk pembatasan semacam ini dalam spesifikasi untuk rangkaian I / O pin terintegrasi?

integrated-circuit input maximum-ratings vicatcu
sumber
3
jika dioda perlindungan input adalah sambungan PN standar, dan memiliki "area besar" dengan banyak kontak ke dalam anoda dan ke daerah katoda, maka saya sarankan Anda berencana untuk: 10mA pada 0.7v, 1mA pada 0.64v, 0.1mA pada 0.58v, 0.01 mA pada 0,52v, 0,001mA (1uA) pada 0,46v, 0,1uA pada 0,40v, 0,001uA pada 0,34 volt. Apakah SATU NANO_AMP ​​cukup rendah, sehingga tidak menyebabkan kesalahan? { catatan; angka-angka ini dapat dengan mudah dimatikan dengan 10: 1 dalam arus}
analogsystemsrf
1
Peringkat "Absolute Maximum" hanyalah itu - Anda tidak ingin mengoperasikan bagian di dekat peringkat itu. Biasanya ada catatan di bawah tabel peringkat "Absolute Maximum" yang mengatakan sesuatu seperti "Operasi pada atau di luar peringkat ini dapat merusak bagian". Pemula sering gagal membaca catatan itu.
Peter Bennett
3
"dan memaksa saya untuk menerapkan semacam sirkuit pemindah level eksternal ke input tersebut". Itu cenderung menyarankan Anda berinteraksi dengan peralatan eksternal, pada titik mana sirkuit interfacing untuk melindungi mikro Anda harus menjadi bagian dari desain Anda. Sebaliknya, jika Anda berpindah level untuk berbicara dengan chip lain, Anda mungkin memilih chip yang salah untuk digunakan.
Graham

Jawaban:

22

Kemungkinan besar ada dioda perlindungan ESD yang terhubung antara pin input dan jaring VDD pada chip, sedemikian rupa sehingga biasanya bias balik (Skema yang menunjukkan konfigurasi diberikan dalam jawaban Peter Smith). Idenya adalah bahwa ketika ada peristiwa ESD positif, arus akan mengalir ke net VDD impedansi lebih rendah di mana ia akan melakukan lebih sedikit kerusakan daripada jika semua itu dibuang pada satu gerbang CMOS miskin yang melekat pada pin input.

Karena batasnya adalah VDD + 0,3 V kemungkinan di perangkat Anda dioda adalah tipe Schottky, bukan persimpangan PN. Dengan persimpangan PN, Anda biasanya akan melihat batas VDD + 0,6 V atau lebih.

Jika Anda menerapkan tegangan input di atas VDD (lebih dari 0,3 atau 0,4 V) ke perangkat ini, Anda akan meneruskan bias dioda ini, dan menarik arus yang tinggi dari sumber Anda. Ini dapat merusak sumber Anda atau, jika sumber dapat memasok arus yang cukup, panaskan chip ke titik kerusakan.

Jika Anda menggunakan resistor untuk membatasi arus ke pin input di bawah kondisi ini, Anda mungkin menemukan rangkaian berfungsi dengan baik. Atau, khususnya jika chip itu berdaya sangat rendah, Anda mungkin menemukan seluruh chip (dan mungkin hal-hal lain yang terhubung ke VDD yang sama) diaktifkan melalui pin input, yang sering mengarah pada perilaku yang tidak diinginkan.

Foton
sumber
1
Saya pikir ini mungkin jawaban terbaik, dan saya menghargai itu merekomendasikan itu menawarkan kemungkinan bahwa resistor yang membatasi saat ini dapat mengurangi dioda perlindungan ESD gagal dalam kondisi berkelanjutan. Ini akan mendapat manfaat dari skema perwakilan, mirip dengan apa yang disediakan @PeterSmith.
vicatcu
@vicatcu, saya telah diedit untuk mengatasi masalah Anda.
The Photon
18

Ini karena dioda perlindungan input.

Input khas terlihat seperti ini (CMOS inverter diperlihatkan):

skema

mensimulasikan rangkaian ini - Skema dibuat menggunakan CircuitLab

Dioda di bagian yang lebih baru adalah perangkat schottky. Dioda ini adalah untuk peristiwa transien energi pendek dan rendah dan tidak dapat menangani banyak arus (umumnya beberapa mA).

Peter Smith
sumber
Mereka adalah untuk sementara, acara sementara energi rendah tetapi itu tidak membuat desainer sirkuit "pintar" untuk mengeksploitasi mereka sebagai dioda biasa. Misalnya, menghubungkan sinyal 12V dengan bagian 3.3V hanya dengan menambahkan resistor bernilai besar, dan membiarkan dioda perlindungan menangani tegangan ekstra.
hjf
11

Penurunan 0,3V berasal dari dioda penjepit Schottky yang digunakan untuk melindungi pin chip. Dioda ini biasanya menghubungkan antara masing-masing pin dan dua power rail. Jika mereka maju bias lebih dari 0,3V, arus besar yang sewenang-wenang dapat mengalir.

Dioda dirancang untuk menyerap arus transien yang dihasilkan oleh ESD, yang mewakili jumlah energi terbatas yang dapat mereka tangani, melindungi gerbang MOSFET yang sensitif dari tegangan lebih. Tetapi jika Anda mengendarainya dengan sumber impedansi rendah, Anda akan dengan cepat membuang lebih banyak energi ke mereka daripada yang bisa mereka tangani.

Dave Tweed
sumber
"Arus yang sangat besar" terdengar seperti chip yang mungkin sangat merugikan. Dalam hal itu bagaimana mereka bisa dikatakan menawarkan perlindungan? Hanya dalam pita 0.3V yang sangat terbatas di sekitar kisaran GND ke VDD? Juga jawaban Anda mungkin ditingkatkan, untuk pembaca yang kurang berpengalaman, dengan memasukkan sedikit skema representatif tentang bagaimana tampilan pin secara logis pada garis batas chip.
vicatcu
2
@vicatcu "Arus besar yang berubah-ubah" adalah jika (misalnya) Anda menghubungkan input perangkat bertenaga 3.3V ke catu daya 5V atau 12V atau sumber impedansi rendah lainnya. Dioda dimaksudkan untuk melindungi terhadap transien ESD energi terbatas, bukan untuk melindungi terhadap setiap dan semua sinyal input sewenang-wenang yang mungkin dihubungkan.
Technophile
tepat, saya bisa menggalinya
vicatcu
6

Sebenarnya, dioda penjepit Schottky dan VDD + 0.3V keduanya hadir untuk akar penyebab yang sama dan itu adalah SCR Latch-up . Desain semua IC CMOS sebenarnya menciptakan sepasang transistor BJT secara intrinsik. Ini hanya hasil dari substrat silikon tipe-p dan tipe-n yang ditata. Gambar dari VLSI Universe ini menunjukkan dengan baik:

https://1.bp.blogspot.com/-yUiobLvxMrg/UTvnjjzaXZI/AAAAAAAAABc/lRFG5-yqD3E/s1600/latchup.JPGPengait SCR

Anda mendapatkan dua transistor BJT intrinsik, Q2, dan NPN, dan Q1, sebuah PNP. Catatan, mereka berbagi satu sumur-N dan sumur-P, tetapi pengaturan khusus ini membentuk sesuatu yang disebut Silicon Controlled Rectifier ( SCR ). Bagaimanapun juga ini tidak diinginkan, tetapi efek samping yang tidak menguntungkan dari pengaturan ini. Tidak masalah jika aturan tertentu diikuti.

SCR tipikal memiliki tiga terminal, Anode, Katoda, dan Gerbang. Secara umum, ini bias-maju untuk beberapa perangkat yang harus dikontrol dengan tegangan positif di Anode sehubungan dengan Katoda, namun, SCR akan memblokir arus apa pun kecuali Gerbang diaktifkan. Untuk mengaktifkan Gerbang, itu harus naik melintasi ambang batas yang, dalam desain ini, akan menjadi tegangan Anode. Satu kait diaktifkan, ia akan tetap hidup bahkan jika Gerbang turun. Itu akan tetap menyala sampai tegangan Anode turun mendekati arus nol. Untuk CMOS IC, Cathode mirip dengan chip GND, Anode adalah VDD rail, dan Gates adalah I / O Pins. Ini adalah intinya, jika ada pin I / O naik jauh di atas VDD, itu akan memungkinkan kait dan membuat hubungan pendek antara VDD dan GND menyebabkan jumlah arus yang sangat besar dan arus akan menjaga kait membakar IC.

Untuk membantu melindungi terhadap hal ini untuk lonjakan transien kecil, dioda Shottky ditambahkan ke jalur I / O untuk menjepit input ke GND - 0.3V dan VDD + 0.3V di dalam zona aman. Dioda ini hanya dapat mengambil sejumlah kecil penjepit saat ini dan eksternal masih dapat diperlukan untuk desain yang lebih kasar.

Untuk info lebih lanjut, EEVblog melakukan tutorial yang bagus tentang ini: EEVblog # 16 - Tutorial Latchup CMOS SCR

penguin359
sumber
Saya juga menemukan bagian (saya pikir itu 74HCxx) yang berperilaku seolah-olah setiap pasangan input memiliki transistor PNP di antara mereka, dengan basis terikat ke VDD. Satu input kebetulan ditarik ke bawah sementara yang lain ditarik di atas VDD sekitar 100uA. Arus yang cukup kecil sehingga kerusakan chip tidak menjadi masalah, tetapi sebagian besar dari 100uA mengalir ke input yang berdekatan.
supercat
oh menarik mungkin ini benar-benar jawabannya ...
vicatcu