Mengapa chip Intel 8080 dihancurkan jika +12 V terhubung sebelum -5 V?

Intel 8080 adalah mikroprosesor klasik yang dirilis pada tahun 1974, dibuat menggunakan proses peningkatan-mode NMOS, dan menunjukkan berbagai karakteristik unik yang terkait dengan proses ini, seperti persyaratan jam dua fase, dan tiga rel daya: -5 V, +5 V, dan +12 V.

Dalam deskripsi pin daya dari Wikipedia, katanya

Pin 2: GND (V _SS ) - Ground

Pin 11: −5 V (V _BB ) - Catu daya −5 V. Ini harus menjadi sumber daya pertama yang terhubung dan yang terakhir terputus, jika tidak maka prosesor akan rusak.

Pin 20: +5 V (V _CC ) - Catu daya + 5 V.

Pin 28: +12 V (V _DD ) - Catu daya +12 V. Ini harus menjadi sumber listrik yang terakhir terhubung dan terputus.

Saya mereferensikan silang ke lembar data asli , tetapi informasinya agak bertentangan.

Maksimum Mutlak :

V _CC (+5 V), V _DD (+12 V) dan V _SS (GND) sehubungan dengan V _BB (-5 V): -0,3 V hingga +20 V.

Bahkan jika V _BB adalah 0 V ketika tidak terhubung, V _DD akan menjadi +17 V, dan itu tidak boleh melebihi maksimum absolut. Apakah ini klaim asli di Wikipedia bahwa chip Intel 8080 dihancurkan jika +12 V terhubung sebelum -5 V benar?

Jika benar, apa mekanisme kegagalan yang tepat jika saya melakukan ini? Mengapa chip dihancurkan jika +12 V diterapkan pertama kali tanpa -5 V? Saya curiga pasti ada hubungannya dengan proses peningkatan-mode NMOS, tapi saya tidak tahu bagaimana semikonduktor bekerja.

Bisakah Anda menjelaskan bagaimana catu daya diimplementasikan secara internal di dalam Intel 8080? Apakah masalah ada di antara chip lain di era yang sama yang dibangun menggunakan proses serupa?

Juga, jika saya perlu merancang catu daya untuk Intel 8080, katakanlah menggunakan tiga regulator tegangan, bagaimana cara mencegah kerusakan pada chip jika +12 V rel naik sebelum -5 V?

power-supply integrated-circuit semiconductors nmos 8080 尔尔
sumber

Kembali pada hari kita baru saja mengabaikan apa yang direkomendasikan Intel tentang urutan power supply. Lihatlah skema IMSAI MPU-A untuk mengetahui sejauh mana kaum muda dan bodoh bisa lolos.

Dan1138

Jika saya pernah melihat catatan aplikasi Intel tentang ini lebih dari 40 tahun yang lalu, Seperti yang Anda lihat, desainer saat itu tidak melakukannya, Tidak ada situasi yang masuk akal untuk menggunakan Intel 8080A dalam desain baru. Lebih terbuka tentang aplikasi Anda. Arahkan search-fu Anda ke sebelas, Google adalah teman Anda.

Dan1138

@ Dan1138 Tujuannya adalah untuk memahami cara kerjanya, bukan untuk menggunakannya dalam desain baru. Terima kasih atas tipnya, sepertinya pelanggaran sementara terhadap urutan yang tepat tidak berubah menjadi masalah dalam praktik ... Saya akan mencoba menggali Bitsavers dan archive.org, semoga menemukan beberapa materi terkait dan menjawabnya sendiri, dan perbarui kutipan di Wikipedia ...

比尔盖子

Pada saat itu saya menggunakan Intel Intellec Microcomputer Development Systems (MDS) berdasarkan papan yang dibangun pada kartu Intel Multibus dan spesifikasi bus. Kartu CPU tidak menerapkan sekuens mulai daya untuk chip 8080A sehingga spesifikasi bus harus menjadi yang mengontrol daya pada urutan. Saya tahu pasti bahwa kit sistem komputer yang dibuat di rumah (Altair, IMSAI, dll.) Hari itu tidak memiliki urutan bus daya utama.

Dan1138

Pikiran bahwa "tidak terhubung" jelas tidak sama dengan "0V". Dalam sirkuit terintegrasi apa pun Anda ingin memiliki Massal untuk diikat ke sumber impedansi rendah untuk menghindari kait, yang benar-benar dapat menghancurkan chip Anda! Khususnya desain awal ini, di mana Bulk tampaknya terhubung ke sumber tegangan berbeda dari sumber / drain cenderung gagal. Anda kemungkinan besar tidak akan menemukan hal seperti ini dalam desain massal modern (FDSOI tidak terhubung).

michi7x7

Jawaban:

Dalam proses yang digunakan untuk 8080, +12 memberikan tegangan primer untuk logika, +5 memasok tegangan untuk logika pin I / O (yang dimaksudkan agar kompatibel dengan TTL, sehingga terbatas pada 0 -> sinyal 5 volt) dan - 5 terhubung ke media. Tegangan terakhir memastikan bahwa semua perangkat aktif pada IC tetap terisolasi dengan mempertahankan bias balik pada persimpangan PN yang memisahkannya dari substrat silikon biasa.

Jika ada sinyal I / O yang masuk ke "di bawah" tegangan substrat, maka berpotensi menggerakkan sambungan isolasi ke kondisi latchup seperti SCR, dengan arus tinggi kontinu yang dihasilkan berpotensi merusak perangkat. Urutan yang diperlukan untuk menghidupkan dan mematikan tiga tegangan catu daya dimaksudkan untuk meminimalkan risiko ini.

Seperti yang ditunjukkan dengan jawaban sebelumnya dengan benar, dalam praktiknya perancang sistem berlari cepat dan longgar dengan persyaratan ini. Pada dasarnya, hal yang paling penting adalah memberi daya pada sisa logika sistem dengan pasokan +5 yang sama yang menggerakkan CPU, sehingga minimal tegangan yang diterapkan pada pin input CPU tidak akan pernah lebih besar daripada pasokan CPU "+5", atau lebih rendah dari suplai CPU "-5", dan untuk memastikan bahwa suplai "+12" sama dengan atau lebih besar dari suplai "+5 setiap saat. Dioda daya schottky kadang-kadang dijembatani antara voltase tersebut, untuk menjaga agar misalnya hubungan selama power-down.

Biasanya, nilai tutup filter elektrolit untuk ketiga persediaan dipilih sehingga -5 dan +12 meningkat cukup cepat, dan +5 sedikit tertinggal setelahnya.

Penyempurnaan proses MOS kemudian memungkinkan desain IC untuk didukung hanya oleh +5, dan jika tegangan substrat negatif diperlukan, itu dihasilkan di-chip oleh sirkuit pompa pengisian kecil. (mis. 2516 EPROM vs 2508, 8085 cpu vs. 8080.)

Milan
sumber

Saya tidak punya jawaban lengkap untuk Anda, tetapi 8080 adalah salah satu chip pertama Intel yang menggunakan proses NMOS daripada proses PMOS dari chip 4004, 4040, dan 8008. Dalam NMOS, substrat harus menjadi titik paling negatif di seluruh rangkaian, untuk memastikan bahwa persimpangan isolasi elemen rangkaian lainnya dibiaskan secara terbalik.

Jadi, saya menduga bahwa pasokan -5V, antara lain, terkait langsung dengan substrat, dan jika voltase lain disuplai tanpa bias ini, ada semua jenis jalur konduksi yang tidak diinginkan melalui chip, yang banyak di antaranya dapat menyebabkan untuk latch-up dan penghancuran diri.

Untuk menjawab pertanyaan terakhir Anda, jika catu daya Anda tidak memiliki urutan yang benar berdasarkan desain, maka Anda memerlukan sequencer yang terpisah - sebuah rangkaian yang membutuhkan catu-5V untuk hadir sebelum memungkinkan tegangan lain mencapai chip.

Untuk mengumandangkan beberapa komentar pada pertanyaan Anda, saya tidak ingat ada perhatian khusus yang diambil dalam sistem berbasis 8080 saat ini.

Namun, sistem seperti itu biasanya dibangun dengan empat catu daya - atau lebih tepatnya, dua pasang catu daya: ± 5V dan ± 12V (-12V akan digunakan pada antarmuka serial), masing-masing digerakkan dari belitan transformator dan penyearah jembatan . Sudah sewajarnya jika pasokan 5V muncul sebelum pasokan 12V - dan dari keduanya, -5V akan lebih cepat daripada + 5V, karena bebannya jauh lebih sedikit.

Jadi (sekali lagi saya tebak), catu daya baik "hanya bekerja" dalam hal sequencing, atau bahayanya tidak separah yang akan Anda yakini oleh penulis lembar data.

Dave Tweed
sumber

Saya tidak melihat jawaban Anda (Firefox tidak menggulir ke sana) dan sudah menulis komentar tentang substrat. Saya yakin Anda benar tentang mengapa pasokan -5 V harus muncul sebagai tegangan impedansi rendah pertama. pMOS digunakan sebelumnya karena + muatan dalam oksida menurunkan Vth dan nMOS dengan demikian merupakan bencana karena masalah pengotor. Jadi mereka akhirnya belajar bagaimana melakukan nMOS karena kebersihan akhirnya mencapai ambang batas baru. (Ini hanya sebelum keberhasilan CMOS.) Penelitian menunjukkan bahwa masalah terbesar adalah kontaminasi natrium, meskipun potasium dan lithium lebih sedikit berkontribusi masalah. +1!

Jonon

"Saya menduga bahwa pasokan -5V, antara lain, terkait langsung dengan substrat". Saya pikir kamu benar. Petunjuk kuat dari ini adalah referensi yang dikutip oleh OP, di mana rel -5V diberi label VBB, di mana "B" paling mungkin adalah singkatan dari "Body", yaitu substrat dari transistor NMOS.

Lorenzo Donati mendukung Monica

jika saya perlu merancang catu daya untuk Intel 8080, katakanlah menggunakan tiga regulator tegangan, bagaimana cara mencegah kerusakan pada chip jika + 12v rel naik sebelum -5v?

Dengan sedikit perhatian Anda harus bisa menghindari situasi itu. CPU menarik arus sangat sedikit pada -5V, jadi dengan kapasitor filter yang terlalu besar itu secara alami akan naik cepat dan turun perlahan.

+ 12V dapat dibuat untuk naik lebih lambat dengan memiliki tegangan yang tidak diregulasi yang lebih rendah yang menyediakan lebih sedikit 'ruang kepala', dan kapasitansi yang lebih rendah relatif terhadap penarikan arus untuk membuatnya turun lebih cepat. Sebuah resistor pemeras akan memastikan bahwa tegangan turun cukup cepat bahkan dengan pembebanan rendah.

Saya mensimulasikan catu daya di Altair 8800 . Semua tegangan suplai naik cukup banyak dalam waktu 4ms saat dihidupkan. Pada saat mematikan, pasokan + 12V turun terlebih dahulu, diikuti oleh pasokan + 5V dan kemudian pasokan -5V.

Inilah siklus listrik pertama saat dihidupkan: -

Dan inilah pematian setelah 60 siklus listrik: -

Sirkuit -5V Altair terlihat seperti ini: -

skema

^{mensimulasikan rangkaian ini - Skema dibuat menggunakan CircuitLab}

Kombinasi tegangan DC tinggi yang tidak diatur (relatif terhadap 5V), kapasitansi filter besar, dan pemuatan ringan memberikan waktu kenaikan cepat dan waktu jatuh yang lambat.

Pasokan + 12V Altair memiliki sirkuit yang sama, tetapi 12V tidak jauh lebih kecil dari 16V sehingga tegangan turun di bawah 12V lebih cepat (juga terbantu oleh penarikan arus yang lebih tinggi dari pasokan + 12V).

Bruce Abbott
sumber