Kembali pada tahun 1970-an, Texas Instruments memiliki rangkaian produk yang sekarang dihentikan yang mereka sebut GRAM (dan hanya membaca GROM yang setara) yang pada dasarnya adalah chip memori standar dengan alamat dan data yang semuanya di-multiplexing menjadi 8 pin. Anda akan memulai operasi dengan mengirimkan chip dua byte alamat dan kemudian setiap kali Anda berdenyut pin baca atau tulis itu akan membaca atau menulis byte menggunakan bus, kemudian menambah penghitung alamat internal. Hasilnya adalah chip memori yang hampir secepat (setidaknya untuk operasi akses sekuensial) sebagai chip memori paralel standar, tetapi yang hanya membutuhkan paket 16-pin, daripada paket 28-pin, kenangan serupa lainnya yang diperlukan pada hari itu. .
Hari ini, untuk aplikasi serupa, Anda mungkin paling sering menggunakan memori serial yang diakses SPI - tetapi masalahnya adalah bahwa memori semacam itu cukup lambat (kebanyakan memiliki throughput maksimum sekitar 20Mbit / s; beberapa berjalan secepat dua kali lipat, tapi saya belum menemukan yang lebih cepat dari itu) sedangkan setara modern dari bagian-bagian TI bisa jauh lebih cepat dari itu, dengan mudah memungkinkan akses 100 + Mbit / s.
Apakah ada sesuatu yang masih dalam produksi dan yang berperilaku mirip dengan chip TI itu? Yang paling dekat yang dapat saya temukan hari ini adalah bagian tujuan khusus, misalnya VLSI VS23S010D , yang menggabungkan perangkat memori yang mendukung jenis antarmuka yang saya cari bersama dengan driver tampilan, yang menempatkan jumlah pin hingga 48 pin .. Saya idealnya mencari sesuatu dalam paket 14 atau 16 pin (saya pikir 14 adalah minimum realistis - 2x power, 8x data, jam, alamat pilih, baca byte, tulis byte).
Jawaban:
Solusi standar yang sesuai mungkin QSPI (juga disebut QPI, atau juga SQI). Ini agak merupakan perpanjangan dari antarmuka SPI, tetapi menggunakan empat (quad, maka Q dalam akronim) bit data (IO0 / IO1 / IO2 / IO3) alih-alih sinyal tunggal untuk setiap arah (MISO / MOSI).
Jadi chipnya sangat kecil (biasanya SO-8), dan antarmuka sangat efisien: Anda perlu mengirim alamat untuk setiap perintah baca atau tulis, tetapi kemudian Anda dapat membaca beberapa byte secara berurutan, empat bit pada setiap siklus clock. Kecepatan clock maksimum biasanya ~ 104MHz untuk flash. Itu dapat dibuat lebih cepat menggunakan pensinyalan Dual Data Rate (empat bit di setiap tepi clock, baik naik dan turun: jadi delapan bit pada setiap siklus clock - biasanya, chip flash akan maksimal pada 80MHz dalam mode ini).
Lembar data chip akan memberikan semua detail tentang arti / penggunaan yang tepat dari setiap sinyal. Untuk mengilustrasikannya, berikut adalah diagram timing perintah baca (dalam mode kecepatan data tunggal, dan diambil dari lembar data ini ):
Di sini, Anda melihat Anda memerlukan 14 siklus clock untuk mendapatkan byte pertama (pada 80MHz, itu berarti waktu akses 175ns). Tetapi jika Anda membutuhkan lebih banyak byte, tambahkan saja 2 siklus per byte (25ns). Jadi membaca dalam burst akan membuatnya jauh lebih cepat daripada 70ns khas atau bahkan chip paralel 45ns.
Anda dapat dengan mudah menemukan bagian-bagian flash NOR dari banyak produsen, menggunakan antarmuka ini. Perhatikan bahwa kinerja mereka (kecepatan maks, jumlah siklus dummy) dan fitur (Quad i / O atau hanya Dual I / O, dukungan DDR) akan bervariasi, jadi periksa lembar data.
RAM sedikit lebih sulit ditemukan, tetapi masih tersedia, terutama dari Microchip (mis. 23LC512 ), ON semi (mis. N01S818HA ) dan ISSI (mis. IS62WVS2568GBLL-45 ). Mereka lebih lambat dari pada flash. Tetapi ISSI yang saya sarankan di atas masih berjalan hingga 45MHz (data rate tunggal) dengan tampaknya siklus membaca minimum membutuhkan 11 jam untuk byte pertama. Atau dengan kata lain: 200ns + 45ns per byte (throughput 180Mbit / s), yang tidak buruk, dan melebihi kecepatan GRAM yang Anda tunjukkan.
Juga, perhatikan bahwa banyak MCU kelas atas (dari NXP, ST, ...) mendukung antarmuka ini dalam perangkat keras.
sumber
Saya memposting ini sebagai jawaban lain karena ini adalah sesuatu yang sangat berbeda.
Ada antarmuka lain, tetapi kurang umum, yang juga cocok dengan deskripsi Anda: HyperBus , dirancang oleh Cypress (miliknya).
Yang ini menggunakan DDR pada kecepatan yang jauh lebih tinggi (hingga 166MHz), dan bus 8-bit. Jadi Anda bisa mencapai 2.666 Mbit / s (wow!), Yang membuat QSPI jauh di belakang. Ini juga dirancang untuk DRAM dengan kepadatan lebih tinggi daripada SRAM, sehingga Anda dapat menemukan chip 8M x 8 (vs 256k x 8 untuk ISSI QSPI SRAM yang disebutkan di pos lain). Hanya menggunakan 12 sinyal (tidak termasuk voltase pasokan).
Berikut adalah produk HyperRAM dari ISSI: IS66WVH8M8ALL . Ada juga produk HyperFlash yang dapat Anda temukan.
Tapi kami berada di kategori produk lain. Ini lebih mahal, lebih sedikit sumbernya, chip biasanya BGA, dan antarmuka sedikit lebih kompleks (karena kecepatan tinggi dan DDR). Juga, lebih sedikit MCU yang mendukung ini.
sumber