Pilihan NMOS FET untuk perlindungan polaritas terbalik

Saya sedang mengerjakan sirkuit perlindungan polaritas terbalik, mirip dengan yang di Gambar 2 dari SLVA139: Sirkuit Perlindungan Arus / Baterai . Inilah sirkuit saya:

Kasing saya sedikit lebih rumit karena kemungkinan tegangan input berkisar 5-40V. Sebagian besar MOSFET tampaknya memiliki tegangan gerbang-sumber maksimum V _GS 20V, jadi saya memerlukan penjepit Zener di gerbang (atau FET yang sangat besar / mahal). Input maksimum saat ini adalah sekitar 6A.

Yang saya pikirkan adalah, karakteristik FET apa yang sebenarnya penting dalam konfigurasi ini? Saya tahu bahwa saya pasti menginginkan voltase drain-sumber BV _DSS cukup tinggi untuk menangani tegangan input penuh dalam kondisi polaritas terbalik. Saya juga cukup yakin saya ingin meminimalkan R _{DS (on)} agar tidak memperkenalkan impedansi di sirkuit ground. Fairchild AN-9010: Dasar-dasar MOSFET mengatakan ini tentang operasi di wilayah Ohmic:

"Jika tegangan drain-to-source nol, arus drain juga menjadi nol terlepas dari tegangan gate-to-source. Wilayah ini berada di sisi kiri V _GS - V _{GS (th)} = garis batas V _DS ( V _GS - V _{GS (th)} > V _DS > 0). Sekalipun saat ini drainnya sangat besar, di wilayah ini disipasi daya dijaga dengan meminimalkan V _{DS (on)} . "

Apakah konfigurasi ini termasuk dalam klasifikasi V _DS = 0? Itu tampaknya seperti asumsi yang agak berbahaya untuk dibuat di lingkungan yang bising (ini akan beroperasi di sekitar berbagai jenis motor), karena setiap offset tegangan antara arde pasokan input dan arde lokal dapat menyebabkan arus mengalir. Bahkan dengan kemungkinan itu, saya tidak yakin saya perlu spec untuk arus beban maksimum pada saluran pembuangan saat aku _D . Maka akan mengikuti bahwa saya tidak perlu menghabiskan banyak daya juga. Saya kira saya bisa mengurangi masalah dengan Zener menjepit V _GS lebih dekat ke V _{GS (th)} untuk mengurangi mengalirkan arus / tegangan?

Apakah saya di jalur yang benar dengan ini, atau apakah saya kehilangan beberapa detail kritis yang akan membuat MOSFET kecil meledak di wajah saya?

Penggunaan MOSFET untuk perlindungan tegangan balik sangat mudah.
Beberapa referensi Anda benar tetapi memiliki relevansi rendah dan cenderung membuat masalah terlihat lebih kompleks daripada sebelumnya. Persyaratan utama (yang pada dasarnya sudah Anda identifikasi) adalah

• MOSFET harus memiliki peringkat Vds_max yang cukup untuk tegangan maksimum yang diterapkan

• Peringkat MOSFET Ids_max lebih dari cukup

• Rdson serendah mungkin secara masuk akal.

• Vgs_max tidak terlampaui di sirkuit final.

• Disipasi daya yang terpasang mampu menangani dengan benar daya pengoperasian dari I_operating ^ 2 x Rdson_actual

• Disipasi daya yang dipasang mampu menangani menghidupkan dan mematikan daerah disipasi yang lebih tinggi.

• Gerbang didorong untuk memotong "cukup cepat" di sirkuit dunia nyata.
  (Kasus terburuk - menerapkan Vin dengan benar dan kemudian membalikkan Vin secara instan. Apakah cutoff cukup cepat?)

Dalam praktiknya ini mudah dicapai dalam banyak kasus.
Vin tidak banyak berpengaruh pada disipasi operasi.
Rdson perlu diberi peringkat untuk kasus terburuk yang mungkin dialami dalam praktik. Sekitar 2 x judul Rdson biasanya aman ATAU memeriksa lembar data dengan cermat. Gunakan peringkat kasus terburuk - JANGAN gunakan peringkat tipikal.

Nyalakan mungkin lambat jika diinginkan tetapi perhatikan bahwa disipasi perlu diizinkan.
Matikan dengan polaritas terbalik harus cepat untuk memungkinkan penerapan perlindungan secara tiba-tiba.

Apa itu Iin max?
Anda tidak mengatakan apa itu I_in_max dan ini membuat perbedaan dalam praktiknya.

Anda mengutip:

"Jika tegangan drain-to-source nol, arus drain juga menjadi nol terlepas dari tegangan gate-to-source. Wilayah ini berada di sisi kiri VGS– VGS (th) = garis batas VDS (VGS - VGS (th)> VDS> 0).

dan

Bahkan jika arus drain sangat besar, di wilayah ini disipasi daya dipertahankan dengan meminimalkan VDS (aktif). "

Perhatikan bahwa ini adalah pemikiran yang relatif independen oleh penulis. Yang pertama pada dasarnya tidak relevan dengan aplikasi ini.
Yang kedua hanya mengatakan bahwa FET Rdson rendah adalah ide yang baik.

Kamu berkata:

Apakah konfigurasi ini termasuk dalam klasifikasi VDS = 0? Itu tampaknya seperti asumsi yang agak berbahaya untuk dibuat di lingkungan yang bising (ini akan beroperasi di sekitar berbagai jenis motor), karena setiap offset tegangan antara arde pasokan input dan arde lokal dapat menyebabkan arus mengalir. Bahkan dengan kemungkinan itu, saya tidak yakin saya perlu menentukan untuk arus beban maksimum saya pada ID saat ini. Maka akan mengikuti bahwa saya tidak perlu menghabiskan banyak daya juga. Saya kira saya bisa mengurangi masalah dengan Zener menjepit VGS lebih dekat ke VGS (th) untuk mengurangi arus drain / tegangan?

Terlalu banyak berpikir :-).

Saat Vin OK, aktifkan FET secepatnya.
Sekarang Vds serendah yang akan didapat dan diatur oleh Id ^ 2 x Rdson
Id = arus rangkaian Anda.
Pada 25C ambient Rds akan mulai pada nilai yang dikutip pada 25C dalam lembar spesifikasi dan akan naik jika / saat FET memanas. Dalam kebanyakan kasus, FET tidak akan terlalu panas.
mis. 1 20 milliOhm FET pada 1 amp menghasilkan pemanasan 20 mW. Kenaikan suhu sangat rendah pada pkg yang masuk akal dengan heatsink minimal. Pada 10A, disipasi = 10 ^ 2 x 0,020 = 2 Watt. Ini akan membutuhkan DPAk atau TO220 atau SOT89 atau pkg yang lebih baik dan heatsink yang masuk akal. Suhu die mungkin dalam kisaran 50-100C dan Rdson akan meningkat melebihi nilai nominal 25C. Kasus terburuk Anda mungkin mendapatkan katakanlah 40 miliOhm dan 4 Watt. Itu masih cukup mudah untuk dirancang.

Ditambahkan: Menggunakan 6A max yang selanjutnya Anda berikan.
PFet = I ^ 2.R. R = P / i ^ 2.
Untuk maks disspasi 1 Watt Anda ingin Rdson = P / i ^ 2 = 1/36 ~ = 25 miliohm.
Sangat mudah dicapai.
Pada 10 miliohm P = I ^ 2.R = 36 x 0,01 = 0,36W.
Pada 360 mW, TO220 akan menjadi hangat tetapi tidak panas tanpa heatsink tetapi aliran udara yang baik. Jejak flag heatsink akan membuatnya bahagia.

Berikut ini semua di bawah $ 1,40 / 1 & tersedia di Digikey.

LFPACK 60V 90A 6,4 miliohm !!!!!!!!!!!

TO252 70V 90A 8 miliohm

TO220 60V 50A 8.1 miliohm

Kamu berkata:

Saya kira saya bisa mengurangi masalah dengan Zener menjepit VGS lebih dekat ke VGS (th) untuk mengurangi arus drain / tegangan?

Tidak!
Terbaik disimpan untuk yang terakhir :-).
Ini adalah kebalikan dari apa yang dibutuhkan.
Pelindung Anda harus memiliki dampak minimal pada sirkuit yang dikendalikan.
Hal di atas memiliki dampak mjaximum dan meningkatkan pembuangan pada pelindung atas apa yang dapat dicapai dengan menggunakan FET Rdson rendah yang masuk akal dan menyalakannya dengan keras.