Saya tertarik untuk memperkirakan frekuensi cutoff kapasitor dalam rangkaian RC sederhana. Karena kapasitor dan resistor dalam seri, dapatkah saya menambahkan nilai ESR ke nilai resistor?
Misalnya, jika ESR adalah 0,5Ω dan beban saya adalah 1kΩ, maka apakah nilai R dalam perhitungan saya 1000,5 1000?
Apakah ESR dapat diabaikan dalam kasus ini? Atau adakah tambahan "Sebenarnya, dalam praktik nyata ..."?
Jika Anda mencoba membuat filter RC, maka R Anda yang disengaja harus jauh lebih besar daripada ESR (resistansi seri ekuivalen) kapasitor jika Anda akan mendapatkan efek lain yang akan mengacaukan sirkuit Anda. Ya, secara teori, Anda menambahkan ESR ke resistensi eksternal Anda seperti pada contoh Anda. Tetapi jika ini benar-benar penting, maka Anda terlalu dekat dengan batas. Contoh Anda bagus karena menunjukkan ESR jauh di bawah tingkat kebisingan. Anda mendapatkan lebih banyak slop di area lain selain diwakili oleh 1/2 Ohm yang ditambahkan ke 1 kΩ eksternal.
Lihatlah lembar data kapasitor yang baik dan Anda akan melihat bahwa setiap kapasitor hanya berfungsi dengan baik hingga batas frekuensi tertentu. Untuk keramik dudukan permukaan kecil, ini biasanya pada beberapa 100 MHz. Seringkali ini akan ditampilkan sebagai grafik impedansi, di mana besarnya impedansi kapasitor ditampilkan sebagai fungsi frekuensi. Untuk kapasitor ideal, ini akan berbanding terbalik dengan frekuensi selamanya. Untuk kapasitor nyata, ada batas impedansi rendah, maka impedansi mulai naik lagi ketika frekuensi meningkat.
Ada semua jenis efek yang diperhitungkan dalam grafik impedansi. Ini termasuk rincian dielektrik, induktansi parasit yang tidak dapat dihindari, dan mungkin hanya dalam pengertian ESR terbatas. Ingat "setara" dalam ESR. Sebagian besar itu bukan resistensi seri nyata karena konstruksi topi, tetapi cara yang disederhanakan untuk menghadirkan sejumlah efek lainnya, terutama detail yang berlangsung di dielektrik.
Singkatnya, sesuatu yang sederhana seperti nomor ESR tunggal tidak berlaku lagi ketika Anda mendekati frekuensi impedansi minimum dan seterusnya, atau frekuensi resonansi diri. Jika Anda tinggal cukup jauh dari itu, maka ESR akan menjadi noise ke filter RC. Sebaliknya, jika Anda menemukan bahwa sedikit ESR benar-benar akan membuat perbedaan yang signifikan, maka itu adalah petunjuk yang kuat bahwa Anda menjalankan batasan dalam sebuah rezim di mana itu sebenarnya bukan hanya kapasitor lagi. Ingatlah bahwa topi yang bagus sekalipun adalah ± 10%, jadi ESR yang 1% dari resistansi eksternal yang disengaja lebih baik tidak masalah, kalau tidak Anda punya masalah toleransi di sirkuit Anda.
Ada dua tempat umum ESR yang penting, yang keduanya tidak banyak terkait dengan filter RC. Yang pertama adalah efek stabilitas regulator linier ketika tutup di outputnya. LDO lama dirancang dengan asumsi akan ada cap elektrolitik atau mungkin tantalum pada output. Ini dapat dianggap memiliki ESR yang terbatas. ESR ini dipertimbangkan dalam mengkompensasi loop kontrol dalam regulator. Tanpanya, beberapa regulator menjadi tidak stabil. Lebih banyak LDO modern dirancang dengan asumsi tutup keramik pada output, yang memiliki ESR sangat rendah. Regulator ini dirancang khusus untuk bekerja dengan kapasitansi output hingga 0 ESR. Itu adalah satu-satunya jenis Anda dapat dengan aman meletakkan topi keramik pada output, karena Anda umumnya tidak dapat mengandalkan mereka memiliki ESR minimum yang dijamin. Lembar data umumnya hanya menjamin ESR maksimum,
Tempat kedua adalah ketika tiba-tiba mengalirkan pulsa besar ke tutup, seperti yang terjadi pada banyak catu daya switching. Saat-saat saat ESR mewakili kenaikan tegangan topi sesaat, yang sering harus dipertimbangkan dengan cermat.