Regulator tegangan dari prinsip pertama - mengapa daya dibuang ke transistor?

15

Saya mencoba untuk memajukan pemahaman saya tentang elektronik, jadi saya memutuskan untuk mencoba merancang regulator tegangan tetap yang mampu memasok sekitar satu ampli. Saya menyatukan ini dari prinsip pertama tanpa merujuk pada referensi apa pun tentang bagaimana regulator tegangan biasanya dirancang.

Pikiranku adalah:

  • Zener dan resistor untuk memberikan referensi tegangan tetap.
  • Komparator untuk mendeteksi kapan tegangan output berada di atas ambang batas target.
  • Transistor untuk menghidupkan dan mematikan persediaan.
  • Kapasitor bertindak sebagai reservoir.

Dengan mengingat hal itu, saya merancang regulator tetap 5V ini, yang tampaknya berfungsi:

Desain regulator tegangan

Apa yang saya perhatikan, bagaimanapun, adalah bahwa ia memiliki batasan-batasan tertentu yang saya tidak dapat menurunkan penyebab:

  • Arus dari V1 (input) kira-kira sama dengan arus pada R2 (output), meskipun voltase berbeda. Ini tampaknya sesuai dengan perilaku regulator tegangan linier (apakah itu yang baru saja saya buat?) Tapi saya tidak yakin mengapa itu terjadi. Mengapa begitu banyak daya yang dihilangkan dari Q2 mengingat itu hanya menyalakan dan mematikan?
  • Ketika V1 kurang dari sekitar 7.5V, tegangan output tidak pernah mencapai ambang 5V, tetapi sebaliknya berkisar sekitar 4V. Saya telah mencoba ini dengan beban yang bervariasi tetapi tidak berfungsi di bawah tegangan input. Apa penyebabnya?
Polinomial
sumber
Jawaban yang ada sudah menjawab alasan apa yang Anda lihat. Coba masukkan sedikit umpan balik positif di sekitar 'pembanding' opamp Anda untuk memaksanya berperilaku sedikit lebih seperti switcher - sama seperti latihan ...
brhans
1
"Pembanding untuk mendeteksi ..." - Tidak ada pembanding di sirkuit Anda, hanya sebuah op-amp. Jika Anda menggantinya dengan pembanding yang sebenarnya, Anda mungkin melihat perilaku yang berbeda (belum tentu lebih baik ).
marcelm
1
Perhatikan bahwa meskipun transistor hanya sepenuhnya hidup atau mati sepenuhnya, itu masih akan menjadi regulator linier - Anda hanya akan menggunakan resistansi kabel daripada membuat transistor memiliki resistansi.
user253751

Jawaban:

11

Saya menyatukan ini dari prinsip pertama tanpa merujuk pada referensi apa pun tentang bagaimana regulator tegangan biasanya dirancang.

Bukan awal yang baik, tetapi Anda benar-benar berakhir dengan hampir desain yang tepat dari kebanyakan regulator linier. Tetapi "prinsip pertama" yang Anda lupakan adalah wilayah linier MOSFET . Sudahkah Anda mencoba hal ini di simulator? Sistem akan mengendap pada titik di mana transistor setengah aktif, menghamburkan daya sebagai resistor.

Ketika V1 kurang dari sekitar 7.5V, tegangan output tidak pernah mencapai ambang 5V, tetapi sebaliknya berkisar sekitar 4V. Saya telah mencoba ini dengan beban yang bervariasi tetapi tidak berfungsi di bawah tegangan input. Apa penyebabnya?

Ini disebut "tegangan putus". Itu karena keterbatasan seberapa dekat dengan rel input opamp mampu mengemudi; Anda kehilangan sekitar 0,7 V dalam output transistor dari opamp dan 0,7 V lain karena tegangan ambang MOSFET.

Anda mungkin dapat melakukan yang lebih baik dengan op-amp yang lebih baik daripada yang lama, 741. usang. Jika tidak, Anda mencoba untuk merancang apa yang disebut LDO: regulator dropout rendah.

pjc50
sumber
facepalm - ini semua hal yang saya tahu, tetapi gagal diterapkan dalam konteks. Terima kasih.
Polinom
1
Saya harus menyebutkan bahwa ini murni dirancang dalam simulator, dan ya, itulah yang terjadi. Saya tidak cukup marah untuk menyatukan sesuatu seperti ini dengan bagian nyata tanpa merujuk ke referensi.
Polinomial
9
Regulator linier pada dasarnya adalah resistor pintar - transistor memainkan bagian dari resistor di sini.
Ecnerwal
5
Mengapa ini bukan awal yang baik? (dengan asumsi ini adalah proyek hobi / pembelajaran bukan untuk produksi)
user253751
5

Mengapa begitu banyak daya yang dihilangkan dari Q2 mengingat itu hanya menyalakan dan mematikan?

Karena ini bukan rangkaian regulator switching - ini adalah regulator linier yang telah Anda rancang.

Arus dari V1 (input) kira-kira sama dengan arus pada R2 (output), meskipun voltase berbeda. Ini tampaknya cocok dengan perilaku regulator tegangan linier (apakah itu yang baru saja saya buat?)

Ya, sudah.

Ketika V1 kurang dari sekitar 7.5V, tegangan output tidak pernah mencapai ambang 5V

Anda perlu tentang beberapa volt di gerbang (sehubungan dengan sumber) untuk mulai menyalakan MOSFET. Ini harus berasal dari op-amp dan mungkin "kehilangan" tentang volt pada outputnya dibandingkan dengan power rail yang masuk. Jadi, jika Anda ingin tegangan output 5 volt maka Anda memerlukan pasokan input sekitar 8 volt dan itu akan menjadi beban ringan.

Pada beban berat, tegangan sumber gerbang mungkin perlu 3 atau 4 volt. Sekarang Anda mungkin akan membutuhkan pasokan masuk sekitar 10 volt untuk menjaga output regulator pada 5 volt.

Hormati regulator yang sederhana, terutama yang drop-out rendah !!

Andy alias
sumber
Selain itu arus zener sangat rendah bahkan pada 10v hanya 5mA, perangkat ditentukan lebih dekat ke 50mA. Tegangan zener akan turun dengan arus balik yang lebih rendah. Jika Anda mengharapkan jangkauan yang luas, saya akan menggunakan perangkat referensi tegangan sebagai gantinya.
Trevor_G
"Hormati regulator sederhana" - memang! Saya benar-benar tidak menghargai berapa banyak rekayasa masuk ke LDO yang sederhana!
Polinomial
Yup, ada banyak teknik. Kami bahkan belum mulai berbicara tentang stabilitas, PSRR, atau kebisingan di sini.
pjc50
Anda dapat mencoba kekuatan P_channel MOSFET. Karena itu berjalan di INVERTING_MODE, dibandingkan dengan bagaimana N_channel IRFP054 digunakan, Anda harus membalik input dari OpAmp.
analogsystemsrf
1
Ini mungkin perlu dicatat bahwa bahkan jika MOSFET yang akan digunakan sebagai saklar bukan di daerah linier, ia akan masih harus mengusir panas yang signifikan, karena Anda akan mencoba untuk mengisi kapasitor dari sumber tegangan, yang tidak pernah bisa menjadi lebih dari 50% efisien.
pericynthion
3

Desain OK, kecuali dropout FET LDO bisa lebih rendah dari BJT LDO, tetapi kompensasi FET mungkin menuntut ESR rentang terbatas untuk stabilitas dan memungkinkan beberapa riak untuk umpan balik.

Anda dapat membuatnya hingga 98% efisien dengan pilihan induktor yang baik dengan sakelar RDSOn rendah dan choke DCR rendah. Sekarang Anda memiliki regulator uang. Simulasi di sini

masukkan deskripsi gambar di sini

Tony Stewart Sunnyskyguy EE75
sumber
Ini adalah jawaban yang sangat lama, tetapi saya tidak benar-benar yakin ini adalah regulator uang. Ini hanya memiliki satu elemen switching, dan transistor masih menghamburkan daya dalam jumlah yang signifikan.
Pos Gizi
@Felthry Mengapa ragu dengan simulasi saya, periksa Zener Vz dengan mouse, tambahkan Tranny ke lingkup, ubah cakupan untuk menampilkan Watts max, min untuk Vce, Ice, perhatikan input variabel input segitiga V dan beban pulsa dari 0,7 ke 1,9A lalu ubah NPN ke NFET (hapus, gambar FET) ubah gm ke 1 ke 5 dan tambahkan ke Lingkup, ubah ke Watts min, maks, tambahkan DCR ke L, seret sudut bagian dengan tombol shift atau ^? ke mode karet gelang untuk meregangkan menyusut atau memutar. Buktikan itu berhasil atau seberapa baik Anda bisa membuatnya. Ubah batas untuk menambahkan ESR rendah lalu tambahkan 0.1uF dengan ESR lebih rendah.
Tony Stewart Sunnyskyguy EE75
Yah untuk satu hal saya bisa melihat hanya melayang di atas transistor bahwa itu menghilang hingga 20 watt dalam ledakan singkat dan secara teratur menghilangkan beberapa watt, yang seharusnya tidak terjadi dalam konverter switching. Anehnya, Anda tidak dapat membuat grafik disipasi daya pada transistor pada simulator Falstad.
Pos Gizi
Anda dapat melihat Watts dalam skala lingkup, tetapi plot Power dalam FETs, di sini dengan PFET tweak untuk efisiensi 90% pulsa beban 125W langkah penuh 50% dengan input riak 2V dan output riak 5 mV. tinyurl.com/ya5gyufe . Beberapa bagian termasuk ESR, pilihan FET penting. @Felthry
Tony Stewart Sunnyskyguy EE75
0

Daya dicampakkan dalam transistor karena merupakan elemen seri, sehingga semua arus untuk beban harus melewatinya, sementara pada saat yang sama ia harus menjatuhkan perbedaan antara tegangan input dan tegangan output.

Martin
sumber
-1

Apa penyebabnya?

Dengan pasokan ke opamp pada v1, tegangan output maks pada opamp dan gerbang MOSFET adalah v1. MOSFET akan membutuhkan beberapa vgs untuk bekerja, pasir yang biasanya 2 sampai 5v, tergantung pada MOSFET yang digunakan. 0.7v untuk bit dan 1.3v untuk Darlington.

Itu berarti maks sumber MOSFET dapat melihat adalah v1 - 2 hingga 5v. Itulah tepatnya yang Anda lihat.

dannyf
sumber