Masalah EMI: Dering tata letak catu daya mode sakelar (5V -> 3V3)

11

Saya sedang mengerjakan perangkat yang sedang menjalani pengujian untuk lulus emisi FCC bagian B (CSRR 22) . Pada satu sudut dan polarisasi (Vertikal) perangkat gagal karena memiliki emisi dalam kisaran 100-200Mhz yang melanggar ambang batas.

Hasil tes menunjukkan dua puncak karakteristik pada 145Mhz dan 128Mhz . Salah satu sumber kebisingan band yang lebih luas adalah dering. Dering memiliki beberapa komponen harmonik.

Masalah

PCB memiliki 2 Catu Daya sakelar Mode (SMPS) Ini adalah seri Semtec TS30011 / 12/13. ( DATASHEET ) Setelah pemeriksaan lebih dekat, ada dering pada output daya (sebelum tahap induktor) SMPS 1 memiliki cincin di 145MHz sedangkan SMPS2 memiliki cincin di 128Mhz. Perlu dicatat bahwa mereka memiliki beban berbeda pada mereka. Skema mereka identik tata letak mereka ada yang berbeda tapi 80% sama.

  1. Opsi tata letak apa yang saya miliki untuk mengurangi kebisingan EMI?
  2. Saya sibuk menyesuaikan ketebalan jejak yang masuk ke induktor untuk mengurangi kapasitansi liar

Perhatikan ada tuangkan GND yang tidak terlihat dalam tata letak yang mengikat semua Caps cukup baik

Saya bingung bagaimana cara menyesuaikan komponen filter untuk mengurangi dering.

Hasil Tes (3M, Vertical Pol.)

Hasil tes EMI

Skema dan Tata Letak 1

masukkan deskripsi gambar di sini Ini dapat diatasi dengan menempatkan inti ferit ke kabel catu daya yang masuk ke perangkat, namun ini adalah solusi yang tidak optimal untuk berbagai alasan biaya dan estetika.

Pengukuran pra induktor

masukkan deskripsi gambar di sini

Layout Kedua SMPS bersebelahan

Referensi all run ke GND yang disembunyikan, lapisan daya di bawah ini memasok Vin pada 5-12V mereka masing-masing diperbaiki ke output 3V3 SMPS bersebelahan

Kieran Duggan
sumber
Anda berbicara tentang inti ferit pada kabel, dapatkah Anda menguraikan sedikit? Apa yang dipecahkan tepatnya? Juga, tata letak Anda terlihat sangat mirip dengan yang disarankan dari pabrikan, tetapi mengapa vias tambahan untuk PGND tepat di tempat jejak SW?
Vladimir Cravero
Kapasitor keluaran tampak besar dengan sekitar 200 µF, Anda harus mencoba hanya dengan satu 47uF atau dua 47uF. Apa itu L11? Mengapa Anda memiliki induktor seri kedua dengan tegangan akhir? Saya pikir Anda memiliki semacam hambatan di sini. Apakah ini filter PI? Daerah oranye duduk di atas lapisan tepat di bawah induktor atau di sisi lain?
zeqL
4
+1 untuk pertanyaan yang terbentuk dengan baik, tetapi mengapa Anda ingin mengacaukan filter keluaran? Fakta menempatkan penjepit ferit pada input daya meningkatkan hal-hal mengatakan itu adalah antena, dan sesuatu perlu dilakukan di sisi input, mungkin menambahkan on-board ferit atau beberapa dekade kapasitansi, atau kombinasi keduanya.
Matt Young
Kapasitor keluaran itu sangat besar. Anda bisa berada di sisi atas kurva ESR. Sudahkah Anda mencoba memasang tutup yang lebih kecil (0,1 uF) pada kapasitor keluaran? Juga, tambahkan lebih banyak vias dari tutup ke tanah. Satu ground melalui per-kapasitor akan memiliki jumlah induktansi yang layak. Datasheet memiliki tutup yang dituangkan ke tuang yang diikat ke tanah dengan 8 vias karena suatu alasan.
Connor Wolf
1
Konverter daya memiliki Vin dan beralih pin simpul yang berdekatan. Tuang padat di bawah mereka pasti akan memasangkan beberapa noise switching segera kembali ke input (pin pasang 1 dan 2, 11 dan 12 adalah tempat untuk melihat). Itu setidaknya satu masalah yang saya lihat di masa lalu.
Peter Smith

Jawaban:

3

Switching node sangat pendek yang merupakan hal yang baik. Tapi saya tidak mengerti bertopik pada jejak ke induktor, Anda harus menghapusnya bersama dengan dua vias GND tambahan. Ini tidak terlalu berguna.

Bahkan jika ada lapisan GND, saya tidak akan membuat pesawat oranye berjalan di bawah induktor. Lakukan hal yang sama untuk L1 seperti untuk L2, tidak ada yang di bawah induktor. Anda akan menghindari sambungan.

Saya pikir kapasitor keluaran terlalu tinggi. Semtech merekomendasikan 44μF khas dan Anda berada di 200μF. Coba lepaskan kapasitor 150μF.

masukkan deskripsi gambar di sini

Coba juga untuk meningkatkan vias GND dari C11, C62 dan C10, C42, dengan setidaknya 2 vias GND masing-masing, karena jika Anda memiliki 3A saat ini, itu akan mengalir melalui hanya dua vias GND tetapi 6 vias daya. Sama untuk penutup decoupling C4, cobalah setidaknya 2 vias GND.

Sunting: Saya benar-benar tidak mengerti penggunaan manik ferit dan snubber pada akhir SMPS. FB lebih banyak digunakan untuk mencegah power rail untuk mendapatkan kebisingan kembali ke power rail utama, misalnya dengan PLL power rail Tetapi tegangan setelah induktor utama harus dalam toleransi kebisingan, terutama untuk rel 3.3V.

Anda mungkin memiliki dering karena penggunaan FB yang tidak tepat, lihat frekuensi resonansi LC pada makalah Perangkat Analog ini: http://www.analog.com/en/analog-dialogue/articles/ferrite-beads-demystified.html

zeqL
sumber
-2

Desainnya memiliki dering klasik di tepi switching. Penyebab khas dering adalah pada induktansi parasit dalam saklar transistor, yang membentuk sirkuit tangki parasit bersama dengan parasitics lainnya. Dering disebabkan oleh perpindahan tepi yang terlalu cepat. Ada catatan aplikasi bagus 045 dari Richtek yang memiliki beberapa tips tentang cara mengurangi atau menghilangkan masalah.

Seperti yang saya juga bisa lihat, skema referensi pabrikan (dan papan uji) termasuk dioda "tangkap" (Schottky), yang hilang dari desain. Parasitika dioda dapat membantu menstabilkan / meredam dering di sisi sakelar [bahkan jika dioda itu opsional untuk konverter sinkron].

KLARIFIKASI: Desain referensi pabrik SEMTECH menggunakan PMED4030ER "opsional", 115 dioda dalam papan uji / demo mereka, yang memiliki 250 pF kapasitansi parasit pada 1 V. Apptote 045 Richtek tentang RC snubber datang ke RC dengan urutan 330pF / 9 Ohm untuk menekan dering. Jadi sangat mungkin bahwa dioda dapat meningkatkan efisiensi switcher DAN mengurangi dering.

Ale..chenski
sumber
4
Ini adalah bagian yang sinkron. Dioda tidak perlu.
Matt Young
Meskipun secara teori mungkin tidak perlu, tetapi secara praktis penyearah Schottky paralel mengurangi kerugian pada FET sisi rendah, seperti yang dijelaskan dalam kertas putih ini dari Fairchild / ON, fairchildsemi.com/technical-articles/... Sementara beberapa regulator SEMTECH lainnya (seperti SC4620) jangan secara eksplisit menyebutkan dioda Shcottky terintegrasi, spesifikasi untuk IC TS3001x tertentu tidak menyebutkan fitur penting ini.
Ale..chenski