Bagaimana Anda menerapkan fungsi berikut hanya menggunakan 2: 1 MUX?

Saya mengalami kesulitan memahami bagaimana menerapkan fungsi boolean, terutama mengingat bahwa saya hanya dapat menggunakan 2: 1 muxes dan variabel D sebagai variabel residual.

Fungsinya sebagai berikut:

F (A, B, C, D, E) = \sum (6, 7, 12, 13, 14, 15, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31)

$F(A, B, C, D, E) = \sum ( 6, 7, 12, 13, 14, 15, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31)$

Saya telah membuat tabel kebenaran dan, menggunakan peta Karnaugh, saya telah meminimalkan fungsi untuk ini:

F (A, B, C, D, E) = A B + B C + C D \bar{E} + C D E

$F(A, B, C, D, E) = AB + BC + CD \bar{E} + CDE$

Saya juga berhasil merancang MUX 16: 1 dengan A, B, C dan E sebagai pemilih dan D sebagai variabel residual.

Saya mengerti bagaimana multiplexer bekerja dan saya sepenuhnya mampu memperoleh tabel kebenaran dari implementasi yang sudah ada tapi saya tidak mengerti bagaimana cara mengambil tabel kebenaran, peta Karnaugh dan fungsi SOP yang diperkecil dan mengimplementasikan fungsi hanya menggunakan 2: 1 MUX dan D sebagai variabel residual.

Saya tidak perlu meminta jawaban langsung, meskipun akan menyenangkan untuk dilihat. Saya lebih tertarik pada penjelasan, algoritma atau apa pun yang dapat membantu saya membuat implementasi sendiri.

Saya ingin dapat memvisualisasikan hubungan antara fungsi dan implementasi, bukan hanya belajar bagaimana mengimplementasikannya dengan hati tanpa memahami mengapa itu adalah cara itu.

Terima kasih atas waktu Anda!

Sunting: Sementara saya memahami jawaban yang diterima dan itu adalah jawaban yang benar, saya kemudian diminta untuk menggunakan hanya input berikut untuk baris data dari 2: 1 muxes saya: logika 0, logika 1 dan variabel D. Variabel A, B, C seharusnya hanya digunakan sebagai garis pemilih.

Saya membuat VK Map untuk F (A, B, C, D) = AB + BC + CD dan saya kemudian menggunakan peta itu untuk mendapatkan peta VK untuk F (A, B, C) seperti yang dapat dilihat di bawah ini.

Sunting: untuk peta di sebelah kanan nilai untuk ABC = 000 harus 0, bukan 1. Kesalahan yang saya buat ketika saya menyalin tabel dari notebook saya ke excel.

Setelah itu saya membuat implementasi mux berikut:

Desain mux diambil dari buku elektronik. Implementasinya, meskipun tidak terlalu efisien, berhasil. Saya menghitung output muxes menggunakan rumus M (X, Y, Z) = XZ '+ YZ dan output mux paling kanan adalah:

M U X 7 = A B \bar{C} + D \bar{B} C + B C

$MUX7 = AB\bar{C} + D\bar{B}C + BC$

Dengan menggunakan peta Karnaugh lain, hal di atas menyederhanakan untuk AB + BC + CD yang merupakan fungsi yang saya butuhkan untuk mengimplementasikan.

Desain MUXes sendiri dipinjam dari buku elektronik. Dalam buku ini, input data dari level paling kiri dari MUX diberi nomor seperti yang dapat dilihat pada diagram saya dan label mewakili ekuivalen desimal dari sel peta VK F (A, B, C). Jika Anda melihat, misalnya, sel 101 (biner untuk 5) maka nilai dalam sel tersebut adalah input untuk input MUX yang berlabel terkait dalam implementasi, dalam hal ini 'D'.

Adakah yang bisa menyela mengapa baris input data dilabeli dalam urutan tertentu (0, 4, 2, 6, 1, 5, 3, 7)?

multiplexer logic-gates decoder boolean-algebra pengguna1969903
sumber

tidakkah F (A, B, C, D, E) dikurangi menjadi A (B + C) + CD?

Tony Stewart Sunnyskyguy EE75

untuk A = msb, F = 00110 + 00111 + 011xx + 10110 hingga 11111 apakah ini yang Anda mulai?

Tony Stewart Sunnyskyguy EE75

Terima kasih telah meluangkan waktu untuk membaca pertanyaan saya. Mungkin sangat mengurangi itu. Saya belum menggunakan aljabar apa pun untuk meminimalkan fungsi, hanya peta Karnaugh. Bagaimanapun, fungsi itu sendiri tidak relevan dengan tujuan akhir dari pertanyaan. Secara teknis, saya tertarik pada implementasi itu sendiri terlepas dari apa fungsinya.

user1969903

Ini mengurangi ke F = AB + BC + C D.

jonk

Jawaban:

Ini tidak terlalu rumit, saya pikir, dengan asumsi Anda mengerjakan persamaan yang Anda inginkan dengan benar (saya akan menganggap Anda baik-baik saja di sana.) Mulailah dengan melihat persamaan untuk 2-in MUX:

\begin{aligned} M_{2} (A, B, S) & = A \cdot \bar{S} + B \cdot S \end{aligned}

$\begin{align*} M_2(A,B,S) &= A\cdot \bar{S} + B\cdot S \end{align*}$

Dari ini, Anda dapat memperoleh beberapa hasil yang bermanfaat:

\begin{aligned} M_{2} (0, x, y) & = x \cdot y \\ M_{2} (x, 0, y) & = x \cdot \bar{y} \\ M_{2} (x, y, 0) & = x \\ M_{2} (1, x, y) & = x + \bar{y} \\ M_{2} (x, 1, y) & = x + y \\ M_{2} (x, y, 1) & = y \\ M_{2} (x, y, x) & = x \cdot y \\ M_{2} (x, y, y) & = x + y \\ M_{2} (0, 0, x) & = 0 \\ M_{2} (0, 1, x) & = x \\ M_{2} (1, 0, x) & = \bar{x} \\ M_{2} (1, 1, x) & = 1 \end{aligned}

$\begin{align*} M_2(0,x,y) &= x\cdot y \\ M_2(x,0,y) &= x\cdot\bar{y} \\ M_2(x,y,0) &= x \\ M_2(1,x,y) &= x + \bar{y} \\ M_2(x,1,y) &= x + y \\ M_2(x,y,1) &= y \\ M_2(x,y,x) &= x\cdot y \\ M_2(x,y,y) &= x + y \\ M_2(0,0,x) &= 0 \\ M_2(0,1,x) &= x \\ M_2(1,0,x) &= \bar{x} \\ M_2(1,1,x) &= 1 \end{align*}$

Jadi berikut ini:

\begin{aligned} F & = A B + B C + C D \\ x & = A B = M_{2} (A, B, A) \\ y & = B C = M_{2} (B, C, B) \\ z & = C D = M_{2} (C, D, C) \\ ∴ F & = x + y + z \\ F & = M_{2} (M_{2} (x, y, y), z, z) \end{aligned}

$\begin{align*} F &= A B + B C + C D \\ x &= A B = M_2(A,B,A) \\ y &= B C = M_2(B,C,B) \\ z &= C D = M_2(C,D,C) \\ \therefore F &= x + y + z \\ F &= M_2(M_2(x,y,y),z,z) \end{align*}$

Singkatnya, Anda perlu (5) 2-in muxes:

skema

^{mensimulasikan rangkaian ini - Skema dibuat menggunakan CircuitLab}

Ada juga simetri yang bagus di sana. Perhatikan itu?

TAMBAH: Anda bertanya tentang hanya dapat menggunakan 0, 1, atau D sebagai sumber input data mux. Saya berasumsi dengan ini bahwa Anda berarti bahwa semua A, B, C, dan D dapat digunakan sebagai penyeleksi mux. (Kalau tidak, saya tidak berpikir hasilnya bisa tercapai.) Jadi, ini hanya berarti Anda perlu menggunakan beberapa hasil berguna lainnya yang saya sebutkan sebelumnya. Gagasan paling sederhana adalah dengan menambahkan tiga muxes 2-in lagi:

skema

^{mensimulasikan rangkaian ini}

Saya tidak yakin apakah ada cara untuk mengoptimalkannya lebih lanjut. Saya belum memeriksa semua kemungkinan.

EDIT LAGI: Ya! Menggunakan solusi OP yang baru ditambahkan, dua berikut mengalir begitu saja. Yang kiri menjawab bagian pertamanya dari pertanyaan, yang kanan menjawab bagian kedua.

skema

^{mensimulasikan rangkaian ini}

Sunting LAGI LAGI: Pemesanannya tidak rumit. Itu hanya menugaskan surat-surat di tempat mereka. Penulis menganggap (A) sebagai bit orde tinggi dari nilai biner tiga bit, sehingga mewakili atau ; menganggap (B) sebagai bit tengah dari nilai biner tiga bit, jadi itu mewakili atau ; dan menganggap (C) sebagai bit urutan rendah dari nilai biner tiga bit, sehingga mewakili atau . Berbagai perspektif yang berbeda akan bekerja sama baiknya. Tapi itu yang mereka pilih. $0\cdot 2^2=0$ $1\cdot 2^2=4$ $0\cdot 2^1=0$ $1\cdot 2^1=2$ $0\cdot 2^0=0$ $1\cdot 2^0=1$

Jadi mereka sekarang mulai dengan tingkat pertama (kiri), meletakkan (4) muxes dikendalikan oleh (A), dan tetap nyaman secara mental dengan memberi nomor muxes itu sebagai ABC = "x00", ABC = "x01", ABC = "x10" , dan untuk yang terbawah ABC = "x11".

Sekarang, karena untuk yang teratas, ABC = "x00", ini berarti ia menerima "000" = 0 atau "100" = 4. Jadi untuk input "0" dari mux itu (mux1), mereka melihat tabel untuk ABC = "000" = 0 dan menempatkan entri tabel ke dalam input sisi "0" -nya. Untuk input "1" dari mux itu, mereka melihat ke tabel untuk ABC = "100" = 4 dan menempatkan entri tabel itu ke dalam input sisi "1" -nya. (Tabel itu terlihat salah di sini, karena seharusnya 0 di dalam kotak itu, dikonfirmasi dengan melihat kolom yang diperluas sebelumnya.)

Mux down berikutnya (mux2) adalah untuk ABC = "x10" dan oleh karena itu digunakan ABC = "010" = 2 dan ABC = "110" = 6; mux ke bawah berikutnya (mux3) adalah untuk ABC = "x01" dan karena itu digunakan ABC = "001" = 1 dan ABC = "101" = 5; dan akhirnya mux down terakhir (mux4) adalah untuk ABC = "x11" dan karena itu digunakan ABC = "011" = 3 dan ABC = "111" = 7.

Baik mux1 (ABC = "x00") dan mux2 (ABC = "x10") secara bersama-sama diumpankan ke mux5. Anda dapat melihat di sini bahwa B adalah variasi di antara ini, 0 atau 1, jadi itulah cara mereka mengaitkannya di sini. Output dari mux5 akan menjadi ABC = "xy0", di mana dua bit pertama telah diterjemahkan dan semua yang tersisa adalah untuk memecahkan kode situasi C = 0. Jadi output dari mux5 masuk ke input "0" dari mux7. Demikian pula, mux3 (ABC = "x01") dan mux4 (ABC = "x11") secara bersama-sama diumpankan ke mux6. B lagi menjadi variasi yang dipilih antara mux6. Output dari mux6 selalu terkait dengan kasus C = 1, dan itu dimasukkan ke dalam input "1" dari mux7.

Yang tersisa adalah untuk mux7 untuk memilih antara C = 0 dan C = 1.

jonk
sumber

Saya akui saya tidak pernah berpikir untuk menggunakan formula untuk mux untuk membimbing saya. Saya bisa menjadi sedikit bodoh kadang-kadang saya kira.

user1969903

@ user1969903: Hanya masalah membiarkan pikiran Anda berkeliaran, sedikit. Jangan bingung. Duduk dan mainkan saja. Anda mungkin menemukan sesuatu yang menarik. Penemuan itu sendiri paling menyenangkan. Tentu saja itulah sebabnya saya ada di sini dan merespons. Saya belajar sesuatu dari masalah Anda juga, dan saya menikmati perasaan dari mempermainkannya. Belajarlah untuk melakukannya, sendiri. Anggap saja sebagai teka-teki yang ingin Anda pecahkan. (Jika Anda tidak suka dengan teka-teki, Anda mungkin berada di area yang salah.)

Jonon

Setelah mempelajari jawaban Anda, saya meluangkan waktu untuk mendapatkan rumus untuk AND dan OR dengan mux dan mengimplementasikan fungsinya sendiri. Saya senang melihat persis seperti apa yang Anda posting tetapi terbalik (saya menghubungkan 2 input terakhir sebaliknya, tetapi masih benar). Jika Anda ingin mempermainkannya sedikit lebih jauh, saya sekarang diminta untuk mengimplementasikan fungsi itu lagi hanya dengan mux 2: 1 tetapi kali ini saya tidak diperbolehkan menggunakan A, B, C atau E sebagai input untuk setiap jalur data untuk setiap dari muxes. Satu-satunya input data yang dapat saya gunakan adalah logika 0, logika 1 dan D.

user1969903

@ user1969903: Mungkin sebaiknya menambahkan itu ke pertanyaan Anda saat ini (sehingga balasan dari saya akan lebih masuk akal) atau buat pertanyaan baru. Untuk saat ini, saya akan menambahkan beberapa kondisi M () lagi, yang tidak akan sakit.

jonk

Yah sebenarnya saya sudah mengetahuinya tetapi saya tidak yakin bagaimana saya akan berbagi di sini. Besok, setelah saya selesai bekerja, saya akan mengedit pertanyaan asli dan saya akan menambahkan versi implementasi saya untuk dilihat semua orang dan juga untuk memperbaiki jika itu salah.

user1969903

2: 1 mux berisi inverter, dua gerbang AND dan gerbang OR. Dengan kabel yang sesuai, Anda dapat menggunakannya sebagai gerbang AND, gerbang OR, inverter, dan beberapa fungsi lainnya. Bahkan, keluarga FPGA tertentu didasarkan sepenuhnya pada konsep ini.

Ini seharusnya cukup sebagai petunjuk untuk memungkinkan Anda mewujudkan fungsi sewenang-wenang menggunakan muxes 2: 1.

Dave Tweed
sumber

Multiplexer dua input memiliki tiga input (a, b, dan pilih). Pertimbangkan apa yang merosot ketika Anda memilih salah satu dari mereka, dan sambungkan yang lain ke "0" atau "1". Pertimbangkan apa yang terjadi ketika Anda memilih salah satu dari mereka, dan kirimkan yang ketiga ke salah satu dari mereka. Pada dasarnya, ada banyak cara untuk membuat tiga ruang input menjadi dua ruang input.

Tanpa melakukan apa pun yang hampir semewah itu, Anda hanya perlu menyadari bahwa multiplexer memungkinkan Anda secara eksplisit mengatur nilai output untuk baris tabel kebenaran yang sesuai dengan input terpilih yang didekodekan. Jadi, dengan multiplexer masukan empat (dan karena itu dua pilih bit), Anda dapat mewakili setiap 2 masukan fungsi boolean hanya dengan hard-kabel input tepat.

Lebih jauh lagi, harus jelas bahwa Anda dapat membuat multiplexer 4: 1 dari tiga multiplexer 2: 1, multiplexer 8: 1 dari tujuh multiplexer 2: 1, dan keempat, dengan menciptakan topologi pohon dan meng-wiringkan seleksi dengan tepat. Cukup letakkan multiplekser 2: 1 yang cukup untuk mendapatkan jumlah input yang Anda butuhkan, kemudian alirkan output, berpasangan, ke multiplexer hilir 2: 1 hingga Anda mencapai satu output tunggal, dan pikirkan tentang cara memasang input yang dipilih.

Anda dapat pergi dengan variabel tersembunyi karena Anda hanya memiliki 16 minterm walaupun Anda memiliki tabel kebenaran 32 baris, dan mereka dikelompokkan sedemikian rupa sehingga seluruh sub-sarjana dapat diabaikan.

vicatcu
sumber