Saya sedang melakukan proyek baru-baru ini dengan mbed (LPC1768), menggunakan DAC untuk menghasilkan berbagai gelombang. Saya membaca bagian dari lembar data, dan berbicara tentang bagaimana ia memiliki DMA untuk banyak perangkat. Ini sepertinya akan berguna, tetapi pada bacaan lebih lanjut, saya menemukan bahwa DMA menggunakan bus data yang sama dengan cpu (yang saya kira normal). Apakah ini berarti CPU tidak dapat berinteraksi dengan semua memori saat DAC mendapatkan data? Juga, karena DAC tidak memiliki buffer (sejauh yang saya tahu) dan karena itu harus sering ke DMA, apa gunanya DMA? Jika CPU tidak dapat melakukan transaksi memori, dapatkah ia melakukan apa saja?
microcontroller
mbed
dma
BeB00
sumber
sumber
Jawaban:
The LPC1768 datasheet saya menemukan memiliki kutipan berikut (penekanan):
Diagram blok pada halaman 6 menunjukkan SRAM dengan beberapa saluran antara matriks AHB dan kutipan berikut mendukung ini:
Dan ini diperkuat oleh kutipan berikut:
Oleh karena itu Anda dapat mengalirkan data ke DAC Anda dari salah satu blok SRAM yang terpisah atau dari perangkat yang berbeda, sambil menggunakan SRAM utama untuk fungsi lainnya.
Jenis DMA periferal-periferal ini biasa terjadi di bagian yang lebih kecil di mana antarmuka memori cukup sederhana (dibandingkan dengan yang dikatakan prosesor Intel modern).
sumber
Yang panjang dan pendek adalah bahwa DMA memungkinkan CPU untuk berperilaku efektif pada kecepatan aslinya, sedangkan periferal dapat secara efektif berperilaku pada kecepatan asli mereka. Sebagian besar angka dalam contoh dibuat.
Mari kita bandingkan dua opsi untuk mengumpulkan data secara berkala dari ADC:
Mari mentransfer 1000 sampel dari ADC ke RAM.
Menggunakan opsi 1: Untuk setiap sampel ada
Mari kita berpura-pura bahwa fungsi interupsi ini adalah 76 instruksi, keseluruhan rutin adalah 100 instruksi panjang, dengan asumsi eksekusi siklus tunggal (kasus terbaik). Itu berarti opsi 1 akan menghabiskan 100.000 siklus waktu pelaksanaan CPU.
Opsi 2: DMA dikonfigurasikan untuk mengumpulkan 1000 sampel ADC. Mari kita asumsikan ADC memiliki pemicu perangkat keras dari penghitung waktu.
Berpura-pura seluruh gangguan (dengan masuk dan keluar overhead) adalah 100 instruksi satu siklus. Dengan menggunakan DMA, Anda hanya menghabiskan 100 siklus untuk menyimpan 1000 sampel yang sama.
Sekarang, setiap kali DMA mengakses bus, ya, mungkin ada perselisihan antara CPU dan DMA. CPU bahkan mungkin terpaksa menunggu sampai DMA selesai. Tetapi menunggu DMA selesai jauh lebih pendek daripada mengunci CPU untuk melayani ADC. Jika clock core CPU adalah 2x Bus clock, maka CPU mungkin membuang beberapa siklus core menunggu DMA selesai. Ini berarti bahwa waktu eksekusi transfer Anda yang efektif adalah antara 1000 (dengan asumsi CPU tidak pernah menunggu) dan 9000 siklus. Masih WAY lebih baik dari 100.000 siklus.
sumber
Jika pada siklus tertentu prosesor dan pengontrol DMA perlu mengakses bus yang sama, satu atau yang lain harus menunggu. Banyak sistem, bagaimanapun, mengandung banyak area memori dengan bus terpisah bersama dengan "jembatan" bus yang akan memungkinkan CPU untuk mengakses satu memori sementara pengontrol DMA mengakses yang lain.
Lebih lanjut, banyak CPU mungkin tidak perlu mengakses perangkat memori pada setiap siklus. Jika CPU biasanya hanya perlu mengakses memori pada dua dari tiga siklus, perangkat DMA prioritas rendah mungkin dapat mengeksploitasi siklus ketika bus memori idle.
Bahkan dalam kasus di mana setiap siklus DMA akan menyebabkan CPU terhenti untuk suatu siklus, bagaimanapun, DMA mungkin masih sangat membantu jika data tiba pada tingkat yang cukup lambat sehingga CPU harus dapat melakukan hal-hal lain antara item data yang masuk , tetapi cukup cepat sehingga overhead per item perlu diminimalkan. Jika port SPI mengumpankan data ke perangkat dengan kecepatan satu byte setiap 16 siklus CPU, misalnya, menginterupsi CPU untuk setiap transfer kemungkinan akan menyebabkannya menghabiskan hampir seluruh waktunya untuk masuk dan kembali dari rutinitas layanan interupsi dan tidak ada. melakukan pekerjaan yang sebenarnya. Namun, menggunakan DMA, overhead dapat dikurangi hingga 13% bahkan jika setiap transfer DMA menyebabkan CPU macet selama dua siklus.
Akhirnya, beberapa CPU memungkinkan DMA untuk dilakukan saat CPU tertidur. Menggunakan transfer berbasis interupsi akan mensyaratkan bahwa sistem bangun sepenuhnya untuk setiap unit data yang ditransfer. Namun, menggunakan DMA, pengontrol tidur dapat memberi makan pengontrol memori beberapa jam setiap kali byte masuk tetapi membiarkan yang lainnya tetap tidur, sehingga mengurangi konsumsi daya.
sumber
Sebagai seorang programmer, DMA adalah opsi untuk mentransfer data ke dan dari periferal yang mendukungnya. Untuk contoh klasik dari memindahkan buffer besar melalui perangkat serial seperti SPI atau UART, atau mengumpulkan sejumlah sampel dari ADC, Anda memiliki tiga metode untuk memindahkan data tersebut:
Metode pemungutan suara. Di sinilah Anda menunggu pada flag register untuk memungkinkan Anda menggeser masuk / keluar byte berikutnya. Masalahnya adalah Anda menahan semua eksekusi CPU sambil menunggu ini. Atau, jika Anda harus berbagi waktu CPU dalam sistem operasi, maka transfer Anda akan melambat secara drastis.
Metode interupsi. Di sinilah Anda menulis layanan interupsi rutin (ISR) yang dijalankan dengan setiap transfer byte dan Anda menulis kode dalam ISR yang mengelola transfer. Ini lebih hemat CPU karena CPU hanya akan melayani ISR Anda saat diperlukan. Ini gratis untuk digunakan setiap saat kecuali di ISR. ISR juga merupakan salah satu opsi yang lebih cepat untuk melakukan transfer dalam hal kecepatan transfer.
DMA. Anda mengkonfigurasi DMA dengan pointer sumber / tujuan, jumlah transfer dan segera pergi. Ini akan mencuri siklus bus dan waktu CPU untuk menyelesaikan transfer, dan CPU bebas untuk melakukan hal-hal lain dalam waktu yang berarti. Anda dapat mengonfigurasi bendera atau menyela untuk menunjukkan kapan transfer dilakukan. Ini biasanya sentuhan lebih cepat dari ISR dan biasanya opsi transfer tercepat Anda.
Sebagai seorang programmer, saya lebih suka DMA karena ini adalah kode yang paling mudah dan pada dasarnya adalah teknik tercepat untuk melakukan transfer. Biasanya, Anda hanya perlu mengkonfigurasi register pasangan untuk pointer sumber / tujuan dan jumlah transfer untuk membuat dan menonaktifkannya. Saya menghabiskan lebih banyak jam bekerja dalam kode ISR daripada yang saya lakukan dalam kode akselerasi DMA karena kode ISR memerlukan keterampilan desain kritis dan harus dikodekan, diuji, diverifikasi, dll. Kode DMA jauh lebih kecil dan kode yang harus saya tulis sendiri relatif sepele, dan saya mendapatkan kecepatan transfer maksimum dalam tawar-menawar.
Dalam pengalaman saya, akhir-akhir ini dengan prosesor Atmel SAM3 / 4, DMA menjalankan sentuhan lebih cepat daripada ISR efisien dari kerajinan saya sendiri. Saya punya aplikasi yang akan membaca setumpuk byte dari SPI setiap 5 msec. Banyak matematika floating point terjadi dalam tugas latar belakang jadi saya ingin CPU menjadi sebebas mungkin untuk tugas-tugas itu. Implementasi awalnya adalah ISR, dan saya kemudian pindah ke DMA untuk membandingkan dan mencoba membeli lebih banyak waktu CPU di antara sampel. Gain kecepatan transfer sedikit ditingkatkan, tetapi hanya sedikit. Itu nyaris tidak terukur pada o-scope.
Itu karena pada mikroprosesor baru-baru ini yang pernah saya lihat, ISR dan DMA beroperasi dengan cara yang hampir sama - mereka mengambil siklus CPU seperti yang diperlukan dan DMA pada dasarnya melakukan operasi yang sama dengan CPU seperti yang saya lakukan pada ISR yang efisien. .
Dalam kasus yang jarang terjadi, saya telah melihat peripheral yang memiliki area RAM sendiri yang HANYA dapat diakses oleh DMA. Ini pada MAC Ethernet atau USB.
sumber
DMA kemungkinan besar digunakan di sini sehingga DAC dapat memiliki waktu yang teratur, menghasilkan bentuk gelombang dengan mengubah output analog pada beberapa interval yang diketahui.
Ya jika itu adalah bus bersama maka ... Anda harus berbagi.
CPU tidak selalu menggunakan bus, sehingga terkadang ide yang baik untuk berbagi dengan mesin dma. Dan tentu saja itu berarti prioritas terlibat, kadang-kadang hanya siapa yang sampai di sana lebih dulu (misalnya memiliki perintah fifo di depan sumber daya, dan memenuhi permintaan, dalam urutan mereka tiba, ya itu belum tentu deterministik ). Dalam kasus seperti ini, Anda mungkin ingin dma memiliki prioritas di atas cpu sehingga hal-hal yang sensitif waktu seperti DAC atau ADC memiliki penentuan waktu yang pasti. Tergantung pada bagaimana mereka memilih untuk mengimplementasikannya.
Orang-orang kadang-kadang memiliki asumsi yang sering salah bahwa dma gratis. Bukannya masih menghabiskan waktu bus, jika dibagikan dengan cpu (yang akhirnya adalah saat ia berbicara dengan sumber daya cpu dapat berbicara dengan) maka cpu dan / atau dma ditahan, sehingga cpu masih harus menunggu beberapa waktu, dalam beberapa implementasi (mungkin bukan mikrokontroler Anda) cpu benar-benar tertunda sampai dma selesai, cpu dihentikan selama durasi. Tergantung dari implementasinya saja. Bagian bebasnya adalah bahwa cpu tidak harus terus-menerus terganggu atau polling atau menahan napas untuk beberapa peristiwa untuk memberi makan data. Butuh waktu untuk membuat buffer berikutnya ke dma. Memang harus memperhatikan transfer dma untuk menyelesaikan dan menangani itu tetapi alih-alih mengatakan setiap byte sekarang banyak byte, beberapa blok data.
Tidak ada satu jawaban universal. "Itu tergantung" ... pada desain spesifik dari hal spesifik yang Anda gunakan. Bahkan dalam satu chip / board / desain sistem mungkin ada beberapa mesin dma dan tidak ada alasan untuk menganggap mereka semua bekerja dengan cara yang sama. Untuk setiap contoh Anda harus mencari tahu, dan sayangnya, mereka sering tidak mendokumentasikannya atau mendokumentasikannya dengan cukup baik. Jadi, Anda mungkin harus membuat beberapa percobaan jika itu menjadi masalah.
sumber
Jawaban sejauh ini berbicara tentang "kecepatan" yang dapat dilakukan CPU dan bagaimana DMA menguntungkannya. Namun ada pertimbangan lain, kekuatan .
Jika CPU ingin mengirim paket data pada tautan lambat, ia harus tetap terjaga untuk sebagian besar waktu jika menggunakan polling atau interupsi, namun CPU utama mungkin bisa dalam kondisi tidur ketika DMA sedang dilakukan .
sumber
Beberapa prosesor seperti seri STM32H7 memiliki banyak opsi RAM dan banyak RAM yang ditambah erat. Memiliki bank RAM yang terpisah memungkinkan DMA memalu satu banyak RAM sementara prosesor memproses data dalam ram dekat yang tidak memerlukan caching dan tidak dipalu oleh DMA. Untuk memindahkan data, Anda dapat menggunakan MDMA. Saya membangun satu set radar FMCW menggunakan salah satunya. ADC mendapatkan data IQ dari dua input menjadi satu SRAM. Saya kemudian skala data dan melakukan floating point 256 bin fft kompleks di dtcm ram. Kemudian FIFO hasilnya menjadi array 2d di AXI ram menggunakan MDMA.
Saya mengambil fft 64 bin kedua melintasi fifo untuk vektor kecepatan. Saya kemudian melakukan besarnya data kompleks dan mengirimkan data 128 & 64 nilai floating point yang dihasilkan ke H7 lain menggunakan SPI pada 12,5 MHz untuk deteksi. Saya melakukan semua ini dalam 4 ms.
Laju pengambilan sampel ADC adalah 84 kHz dan menggunakan oversampling saya mendapatkan resolusi sekitar 18 bit.
Lumayan untuk keperluan umum prosesor hanya berjalan di kisaran MHz dan tanpa RAM eksternal.
Juga cache besar pada perangkat ini telah meningkatkan kinerja untuk calc di luar dtcm juga.
sumber