Apa itu "wafer risiko"?

13

Dalam pembuatan sirkuit terintegrasi saya menemukan istilah "wafer risiko" yang tampaknya berbeda dari wafer "normal". Tetapi saya tidak dapat menemukan informasi online tentang apa sebenarnya wafer risiko itu.

Fritz
sumber

Jawaban:

17

Ketika Anda merilis desain untuk manufaktur, yaitu Tape-out, fraktur (pembuatan topeng) dan kemudian lot mulai apa yang normal adalah Anda memulai lot ES (sampel teknik) yang lebih kecil dari lot produksi penuh (25) ukuran lot ES ini tergantung pada fab, tetapi biasanya 12 atau lebih. Anda kemudian dimasukkan ke dalam pegangan wafer di berbagai titik dalam proses. Anda mulai dengan 12 wafer, tetapi tiga ditahan di katakanlah implan, dan kemudian 3 lainnya ditahan di gerbang etsa, dan kemudian 3 lainnya ditahan di logam 1 sehingga memungkinkan 3 terakhir melewati hingga langkah akhir.

Hal ini dilakukan agar jika Anda menemukan masalah pada berbagai langkah, Anda dapat memperbaiki masalah dan kemudian memulai kembali wafer yang tertahan ini dan tidak menimbulkan penundaan waktu yang lama. Juga tidak masuk akal atau hebat 25 wafer yang pergi ke memo.

Anda tidak pernah bisa hanya memegang 1 wafer karena banyak langkah pemrosesan melakukan banyak wafer pada satu waktu (katakanlah 6, atau 3 atau 4) dan dengan demikian jika Anda berhenti hanya satu wafer, itu harus memiliki pengganti "dummy" wafer dengan yang serupa. pengolahan dimasukkan ke tempatnya. Fabs tidak suka membuang-buang kapasitas produksi pada memo.

Jumlah yang dimiliki pada setiap pemberhentian akan tergantung pada mesin (3 wafer, atau 4 wafer dll di pusat mesin itu).

"Risk wafer" yang Anda sebutkan, bisa menjadi lot pertama dari 3 yang membuatnya melalui ES dengan berhenti atau bertahan di berbagai tempat untuk wafer lain di lot. Yang pertama melalui jauh "berisiko". Wafer yang diadakan di berbagai lokasi mungkin tidak terlalu berisiko sehingga mereka mungkin tidak dianggap wafer berisiko. Meskipun beberapa hebat mempertimbangkannya.

Dan akhirnya di beberapa hebat, setiap menjalankan wafer yang tidak memenuhi syarat dianggap risiko wafer.

Jadi istilahnya akan tergantung pada fab yang Anda gunakan.

Tip topi untuk @bdegnan yang menunjukkan bahwa dalam beberapa hal, "wafer risiko" adalah salah satu di mana proses pengabaian telah diminta dan diberikan. Jadi mungkin meminta perubahan langkah-langkah proses, dosis, atau menambahkan stapes baru (yang belum melewati kualifikasi) atau bahkan pengabaian DRC (aturan desain cek). Mengambil ini dari komentar.

placeholder
sumber
Kami mendapatkan stiker "risiko wafer" ketika kami meminta DRC dan doping wavers. Misalnya, jika Anda ingin membuat MESFET pada proses CMOS standar, Anda akhirnya melanggar cukup aturan yang tidak penting untuk mendapatkan bendera bahkan jika Anda tidak benar-benar "melanggar" aturan apa pun.
b degnan
@bdegnan Anda harus menambahkan sebagai jawaban terpisah, saya lupa menambahkan aspek itu. Poin bagus!
placeholder
Anda cukup memukulnya sehingga saya tidak berpikir bahwa errata tunggal saya sudah cukup untuk jawaban yang tepat.
b degnan
1
@bdegnan diedit dan ditambahkan ke jawaban saya, dengan atribusi. Komentar digosok sehingga informasi penting harus dimigrasi ke bidang jawaban.
placeholder
@placeholder: Bisakah Anda jelaskan, apa itu "wafer run non-kualifikasi"?
Fritz