Kendala tambahan apa yang kita hadapi ketika merancang elektronik / sistem mikro untuk digunakan di orbit?
Apa jenis teknik perisai yang digunakan? Apakah umum untuk menutup semua elektronik dalam sangkar faraday, atau apakah metode perisai lain lebih disukai?
Bagaimana komponen tingkat aerospace diuji, dan bagaimana keandalannya bertumpu pada bagian 'off-the-shelf'? Dapatkah komponen standar yang terlindung dengan baik bersaing dari sudut pandang keandalan?
Jenis dukungan / bracing / redaman mekanis apa yang digunakan untuk melindungi sistem kelistrikan saat lepas landas / mendarat dan untuk stres termal yang tinggi yang diharapkan?
Jawaban:
Inilah yang saya lakukan! Banyak, banyak buku bagus telah ditulis tentang masalah ini, tetapi sebagai daftar poin singkat, difokuskan khusus pada sistem embedded untuk penggunaan ruang:
Secara umum, kami menggunakan banyak praktik desain keandalan tinggi yang dipelajari selama puluhan tahun dari pelajaran yang dipelajari dengan susah payah dari pertahanan, penerbangan, dan bahkan otomotif (pengontrol rem, ABS). Ini termasuk metode toleransi kesalahan (n-redundansi, kegagalan-aman, dll.), Analisis yang ketat dan kontrol kualitas perangkat lunak dan perangkat keras, dan kepatuhan terhadap banyak standar yang tertulis pada subjek. (Terutama penting jika Anda bekerja untuk tradisional lingkungan ruang).
Khusus untuk elektronik, radiasi pengion dan kurangnya magnetosfer Bumi adalah yang terbesar. Sebagai penyederhanaan berlebih, kita dapat dibagi menjadi dua kelas: dosis total ionisasi (TID) dan efek satu peristiwa . Keduanya memiliki mitigasi yang berkisar dari membuang banyak uang pada perangkat keras khusus, dan solusi perangkat lunak / desain cerdas yang dapat mengurangi efek cukup dengan cara yang jauh lebih murah.
TID persis seperti apa itu - seiring waktu, Anda mengumpulkan kerusakan akibat radiasi pengion dan akhirnya semikonduktor Anda berhenti menjadi semikonduktor. Efeknya sangat bervariasi berdasarkan ukuran proses, tata rias, dan banyak efek tingkat perangkat lainnya, tetapi efek yang mungkin Anda lihat termasuk pergeseran tegangan ambang batas MOSFET - gambar MOSFET saluran-N yang Vt perlahan-lahan melayang ke bawah hingga selalu menyala. Beberapa proses yang sangat keras telah dikembangkan untuk mendukung jumlah dosis yang sangat tinggi - misi Juno yang ditakdirkan untuk Jupiter memiliki beberapa perangkat keras yang luar biasa di dalam lemari besi yang sangat besar .
Catatan tambahan pada TID, karena tentu saja efek radiasi juga menarik untuk aplikasi terestrial seperti senjata nuklir, pengujian sering dilakukan pada tingkat dosis tinggi dan rendah. Beberapa perangkat semikonduktor menyatakan hasil yang berbeda untuk keduanya - misalnya, makalah yang saya baca membuat LDO memiliki tingkat dosis tinggi dan dosis rendah. Satu menurunkan sirkuit celah band Brokaw, menurunkan tegangan output dari waktu ke waktu. Yang lain menurunkan beta dari output transistor, mengurangi arus keluaran dari waktu ke waktu.
Efek satu peristiwa sebenarnya dapat juga diamati di Bumi - kebanyakan orang akrab dengan memori ECC DDR untuk aplikasi kritis, misalnya. Selain itu, sebagian besar pesawat komersial harus memperhitungkan faktor ini karena ketinggian operasinya yang cukup tinggi sehingga neutron berenergi tinggi dapat menyebabkan kerusakan sirkuit elektronik. Ini populer disebut sebagai 'bit-flips' - sebuah partikel energetik bergerak melalui sebuah rangkaian, memberikan transfer energi linier (LET) yang mungkin cukup untuk menyebabkan bit-upset (SEU), suatu kondisi latch-up ( SEL) yang mengarah pada penarikan arus tinggi karena perilaku parasit BJT, MOSFET gate rupture (SEGR) dan burn-out (SEB). Anda dapat secara luas mengklasifikasikan setiap peristiwa yang menghasilkan kegagalan sistem sebagai SEFI - gangguan fungsional satu-acara.
Saya akan memanggil kait khusus. Ada spesifikasi terestrial untuk latch-up yang termasuk dalam JESD78, tetapi itu tidak dirancang untuk kondisi latch-up yang dipicu oleh radiasi. Mekanisme serupa antara dua - struktur NPN parasit dapat diberi energi dalam konstruksi CMOS konvensional, menyebabkan jalur impedansi rendah dari daya ke tanah yang akan dibuat. Ini tentu saja akan menghasilkan sejumlah besar arus yang mengalir melalui bagian dari chip yang tidak pernah dirancang untuk itu. Mengingat kabel ikatan kepadatan saat ini dan berbagai bagian dari cetakan dirancang untuk, jika situasi ini tidak diatasi, chip itu akan mati mati berapi-api. Mitigasi umum adalah sensor arus hulu yang bereaksi untuk memutus catu daya dan melepaskan kait.
Dalam hal perangkat lunak dan prosesor, saya menyaringnya menjadi dua masalah utama. Salah satunya adalah melindungi volatile memory - register file, RAM (SRAM / DRAM), dll. Akan sangat disayangkan jika register PC Anda mengambil SEU dan tiba-tiba dilewati tempat lain. Kedua, melindungi non-volatilememori - perangkat lunak Anda tidak berguna jika rusak dan tidak dapat dijalankan. Perlindungan volatile yang biasa adalah ECC (biasanya SECDED) ditambah menggosok terus menerus untuk kesalahan. Untuk non-volatile, itu jauh lebih sulit - memori dalam jumlah besar yang dikeraskan sangat mahal untuk dibeli, banyak yang merugikan misi sains NASA / ESA. Beberapa orang menggunakan n-redundansi, yang lain menggunakan teknologi yang dikeraskan secara asli seperti MRAM atau FRAM (pada tingkat tertentu, untuk pekerjaan COTS) dan yang lain membayar vendor lebih dari enam angka untuk penyimpanan misi-kritis dengan keandalan tinggi.
Secara mekanis, setidaknya di orbit LEO, Anda bersepeda termal antara matahari dan kegelapan setiap 45 menit. Ini sebagai tambahan karena harus selamat dari kerasnya peluncuran - kolega mekanik saya memiliki seperangkat persyaratan yang mereka desain juga (saya percaya bagian dari itu adalah GEVS ) untuk memastikan kami selamat dari peluncuran roket tingkat tinggi. Mereka melakukan sejumlah analisis dan pengujian pra-peluncuran yang mengesankan untuk memastikan kami tidak menjadi bagian dari armada kapal dalam perjalanan. Dalam perakitan, kami menghindari penggunaan solder bebas timah dan melapisi semua perakitan listrik.
Secara termal, tidak ada konveksi di ruang angkasa. Untuk IC daya tinggi, satu-satunya jalur untuk perpindahan panas adalah radiasi, dan konduksi. Desain heat-sink yang menarik harus dipertimbangkan untuk secara efektif menghilangkan panas dari perangkat hanya dengan menggunakan kedua metode tersebut. Selain itu, pengujian di tanah menjadi perangkat keras karena Anda tidak hanya membutuhkan ruang termal, Anda juga membutuhkan ruang vakum. Berikut adalah beberapa gambar kamar TVAC JPL.
Bekerja di "ruang baru", di mana orang tidak membangun burung GEO / MEO besar yang mendukung keamanan nasional kritis atau kebutuhan komersial, seringkali bagian-bagian COTS diterbangkan setelah menjalani pengujian / analisis di lapangan untuk melihat bagaimana biayanya. Sementara seseorang dapat membeli gerbang 74xx00 quad-NAND yang siap terbang, beberapa ratus krad dengan harga beberapa ratus dolar, beberapa orang dapat menguji banyak 74LVC00 atau bagian serupa untuk melihat bagaimana tarifnya juga. Semuanya dalam jumlah risiko yang bersedia Anda toleransi.
Latar belakang saya dalam mendesain elektronik otomotif, konsumen dan industri, sebelum saya memasuki pekerjaan luar angkasa. Jadi, sering kali proses pemikiran saya adalah "kawan, saya akan menggunakan bagian seni yang monolitik, berdaya rendah, canggih! Oh, tunggu - ruang.". Itu biasanya kemudian digantikan dengan memikirkan tentang bagaimana didiskritisasi, dan bagaimana diminimalisirnya saya dapat membuat solusi untuk komponen yang tahan terhadap radiasi atau pengerasan radiasi berdasarkan pengetahuan (baik dari pengujian, atau prediksi berdasarkan proses-teknologi) dari radiasi mereka. kinerja.
Beberapa buku / sumber yang bagus untuk dibaca:
Jika jawaban ini lebih menarik, saya kemungkinan akan berbalik untuk mengisinya / mengeditnya agar lebih bersih.
sumber
Pertimbangan termal, pertimbangan mekanis dan outgassing jika beroperasi dalam ruang hampa, radiasi dan gangguan serta kerusakan terkait, getaran dan guncangan selama peluncuran, kontrol ekspor pada perangkat dan dokumentasi. Kemampuan terbatas atau tidak ada untuk mempengaruhi perbaikan atau peningkatan fisik.
sumber