Dari mana nilai 0,1uF untuk kapasitor bypass berasal?

30

Hampir semua orang merekomendasikan 0.1uF untuk kapasitor bypass. Mengapa ini bernilai? Saya berasumsi tidak ada salahnya menggunakan nilai yang lebih besar jadi apakah itu hanya "minimum yang masuk akal"? Dan jika demikian mengapa orang menggunakan nilai minimum daripada menggunakan nilai yang lebih tinggi - menurut saya Anda bisa mendapatkan nilai yang lebih tinggi tanpa biaya tambahan.

Timmmm
sumber
2
Meskipun kapasitor bernilai lebih tinggi dapat dibeli pada nilai yang sama, respons frekuensi kapasitor bernilai lebih tinggi lebih sempit daripada kapasitor bernilai lebih rendah, lihat electronics.stackexchange.com/questions/59325/…
Kvegaoro

Jawaban:

35

Kapasitor nilai yang lebih tinggi tidak akan seefektif berurusan dengan arus frekuensi tinggi yang ditarik oleh chip. Di atas frekuensi tertentu kapasitor akan mulai berperilaku seperti induktor. Nilai di mana karakteristiknya berubah adalah resonansi seri perangkat: -

masukkan deskripsi gambar di sini

Dengan demikian, Anda akan menemukan bahwa pada perangkat microwave kapasitor 100pF juga hadir sebagai decoupling bersama dengan kapasitor curah. Berikut adalah contoh dari tiga kapasitor decoupling sebuah FPGA: -

masukkan deskripsi gambar di sini

Kurva hitam adalah impedansi komposit dari ketiga kapasitor yang digunakan. Diambil dari sini .

Dari mana nilai 0,1uF untuk kapasitor bypass berasal?

Ini adalah kompromi yang baik antara bulk dan kapasitansi frekuensi tinggi TETAPI jika Anda merancang radio decoupler default Anda mungkin 10nF atau 1nF (UHF). Jika Anda merancang hal-hal digital berkecepatan sangat tinggi, Anda juga dapat menggunakan 2 atau 3 nilai yang berbeda secara paralel seperti pada gambar FPGA di atas.

Andy alias
sumber
1
Bisakah Anda menjelaskan mengapa mereka mulai bersikap seperti induktor? Apakah karena pada frekuensi yang lebih tinggi impedansi mereka akan lebih rendah sampai induktansi seri ekivalen mengambil alih?
Golaž
2
@ Golaz - persis - lihat grafik ke-2 dalam jawaban saya - ini menunjukkan representasi yang tepat dari tiga kapasitor dan ingat bahwa trek PCB mungkin memiliki induktansi 1nH per mm.
Andy alias
Perhatikan baik-baik puncak antiresonan dalam kurva hitam pada grafik Andy - itulah sebabnya mengapa lebih baik menggunakan beberapa kapasitor identik secara paralel daripada paralel dengan kapasitor nilai yang berbeda. (Tentu saja, Ott menjelaskan semuanya dengan sangat baik dalam Rekayasa Kompatibilitas Elektromagnetik ...)
ThreePhaseEel
Pada kenyataannya itu adalah angka bulat yang bagus, itulah mengapa sangat populer. Beberapa orang mengatakan Anda harus mencocokkan frekuensi resonansi dengan frekuensi dasar IC Anda, mis., Kecepatan clock μCU. Orang lain mengatakan itu membuat sirkuit beralih lebih cepat dan menciptakan EMI frekuensi tinggi. Saya percaya yang terakhir ini salah karena ujung yang tajam jauh melebihi frekuensi dasar. Frekuensi resonansi datasheet mengabaikan vias dan jejak jadi pada kenyataannya Anda harus bereksperimen untuk mendapatkan kapasitansi tepat. Lalu ada kombinasi keduanya, ~ 1μF "bulk" tutup di dekatnya dan <100nF segera tutup
Barleyman
1
Saya minta maaf, tetapi jawaban ini dan diagram di dalamnya sebagian besar didasarkan pada informasi yang ketinggalan zaman dari tahun 90-an. Respons kapasitor frekuensi tinggi tidak ada hubungannya dengan nilai kapasitor, dan semuanya terkait dengan paket kapasitor. Hari ini, Anda bisa mendapatkan keramik 10μF dalam paket 0603 atau bahkan 0402. Sama sekali tidak ada gunanya untuk menghubungkan tutup 100nF dalam paralell dengan tutup 10μF dengan ukuran fisik yang sama. Lihat ini untuk jawaban yang jauh lebih baru, termasuk diagram modern: electronics.stackexchange.com/questions/327975/…
Timmy Brolin
9

Tidak semua orang merekomendasikan 0.1uF sebagai kapasitor decoupling, meskipun ini merupakan titik awal yang baik untuk 74HC dan logika gerbang tunggal. Jawaban Kevegaro sini bagus.

Sebagai contoh, untuk Xilinx FPGA di sini adalah salah satu rekomendasi untuk kapasitor bypass:

masukkan deskripsi gambar di sini

Mereka merekomendasikan 33 kapasitor dengan tiga nilai berbeda per perangkat.

Spehro Pefhany
sumber
Ini juga memunculkan pertanyaan lain yang saya miliki: Mengapa mereka merekomendasikan untuk menggunakan beberapa nilai yang berbeda? Apakah hanya karena tidak mungkin mendapatkan kapasitor 100uF cukup dekat dengan perangkat? Sunting: Tidak apa-apa, jawaban Andy menjawab ini.
Timmmm
Ya, Andy menjawab ini dengan cukup teliti!
Spehro Pefhany
Rekomendasi ganjil dengan tiga nilai - memiliki tutup reservoir per rel dan kemudian setidaknya satu 0,1uF per pin daya akan lebih masuk akal daripada mencoba menghemat dengan topi dengan mengorbankan risiko kegagalan karena puncak antiresonansi, terutama untuk program yang dapat diprogram perangkat di mana jam mungkin baik ... apa saja!
ThreePhaseEel
4

Penjelasan Andy sangat indah dan mendalam. Jika Anda merasa sulit untuk memahami, mungkin membantu Anda untuk memvisualisasikan bagaimana decoupling bekerja secara sederhana. Dalam pikiran Anda bayangkan tampilan 3D papan Anda, ia memiliki beban (IC, dll) dan sumber daya. Beban mungkin tiba-tiba "meminta" lebih banyak arus dari catu daya namun butuh waktu untuk arus dari pasokan untuk mencapai beban melebihi jarak jejak dan hambatan jejak. Juga resistensi bawaan dari pasokan itu sendiri atau waktu untuk pasokan switching untuk mendeteksi permintaan saat ini dan menyesuaikan (bandwidth pasokan) adalah faktor. Singkatnya, catu daya tidak memasok arus secara instan, itu membutuhkan waktu.

Saat beban menunggu arus tiba, tidak ada pilihan lain selain menarik tegangan ke bawah untuk mengkompensasi arus "hilang". Itu harus mematuhi hukum V = IR, beban menurunkan resistansi (R) untuk "menunjukkan" ia membutuhkan lebih banyak daya, tidak ada lagi arus yang segera tersedia, jadi saya tetap sama, jadi V harus dikurangi untuk mengkompensasi.

Jadi bagaimana kita menyelesaikannya? Kami menempatkan kapasitor kecil dekat dengan beban. Kapasitor ini adalah "bank biaya" kecil yang bebannya dapat dengan cepat ditarik dari selama permintaan berlebih, lebih cepat daripada menunggu arus keluar dari pasokan. Kenapa lebih cepat? Karena jarak antara kapasitor dan beban lebih pendek, dan karena resistansi bawaan kapasitor jauh lebih kecil daripada catu daya. Jika "Saya" segera tersedia maka "V" tidak perlu kompensasi - semua orang senang.

Meskipun jauh lebih cepat daripada catu daya, kapasitor juga membutuhkan waktu untuk "melepaskan" dan menyediakan daya untuk beban sebanding dengan resistansi internal mereka yang meningkat dengan kapasitas (farad). Jadi singkatnya, kapasitor yang lebih besar membutuhkan waktu lebih lama untuk memasok arus yang dibutuhkan. Jadi, Anda ingin memilih kapasitor bypass yang cukup cepat untuk merespons beban, tetapi juga menahan muatan yang cukup untuk memenuhi permintaan sementara arus dari catu daya mengalir ke beban.

So where did the value of 0.1uF for bypass capacitors come from?

Seperti yang disebutkan sebelumnya, untuk logika umum itu adalah trade-off yang baik antara waktu respons dan persyaratan kapasitas tutup bypass terhadap tuntutan beban. Anda bisa keluar kalkulator dan mencari tahu apa nilai terbaiknya tetapi ada juga biaya Bahan untuk dipertimbangkan. Jika Anda menyetel setiap kapasitor pintas ke bebannya, Anda akan berakhir dengan lebih banyak item baris pada BOM Anda dan itu akan menjadi sangat cepat dan mahal! 0.1uF untuk sebagian besar sirkuit logika atau untuk sirkuit kecepatan tinggi 0.01uF (100nF) biasanya merupakan pilihan yang baik. Hemat uang di BOM Anda di mana Anda bisa dalam batas-batas aplikasi.

Untuk beban yang sering mengubah permintaan saat ini (beban frekuensi tinggi) ada cara lain untuk menyiasati waktu respons versus masalah kapasitas kapasitor bypass. Kamu bisa:

  1. Gunakan regulator daya yang lebih baik dengan bandwidth yang lebih tinggi sehingga tidak butuh waktu lama untuk mendapatkan daya dari sumber ke beban.
  2. Letakkan dua kapasitor secara paralel. Dua resistor secara paralel menurunkan resistansi total dan tidak ada bedanya dengan resistansi internal kapasitor. Oleh karena itu kapasitor gabungan telah meningkatkan kapasitas dan meningkatkan waktu respons!
  3. Anda dapat menggunakan topi paralel dengan kapasitas berbeda, sobat besar dan sobat kecil. Jadi satu mungkin 0.01uF dan 0.1uF lainnya. Yang pertama memiliki respon cepat dan yang kedua agak sedikit respons tetapi memberikan arus untuk durasi yang lebih lama.
  4. Anda juga dapat mendistribusikan kapasitansi di sirkuit Anda tetapi tidak harus di titik beban. Respons reservoir biaya ini lebih cepat dari suplai sumber sehingga Anda kemudian dapat menggunakan kapasitor bypass yang lebih kecil pada beban mengetahui bahwa reservoir biaya terdistribusi Anda akan mengambil kendur dalam pasokan.

Ini adalah pandangan yang disederhanakan dari segalanya. Ada lebih banyak faktor terutama di sirkuit berkecepatan tinggi. Tetapi jika Anda dapat membayangkan prinsip-prinsip listrik dasar yang berperan di sirkuit Anda sebagai sistem pasokan yang dinamis dan menuntut banyak "praktik terbaik" yang kita baca menjadi akal sehat. Analogi yang lebih sederhana mungkin adalah rantai pasokan Amazon. Tujuan mereka: memasok barang secepat mungkin di mana saja di AS. Solusi mereka, gudang yang dekat dengan setiap kota, lebih sedikit waktu respons untuk mengeluarkan barang dari gudang dan di truk. Berikutnya adalah pengiriman drone. Ini adalah pertempuran logistik penawaran dan permintaan dan pertukaran dari waktu dan kapasitas respons versus ukuran setiap simpul dan biaya distribusi !

Video yang sangat bagus dari EEVBlog tentang faktor untuk kapasitor paralel: https://www.youtube.com/watch?v=wwANKw36Mjw

guru_florida
sumber
Hanya untuk menindaklanjuti secara singkat saran Anda: 1. sangat membantu untuk mengurangi kebutuhan kapasitansi reservoir meskipun tidak cukup cepat untuk menangani lonjakan yang dihasilkan oleh sebagian besar peralihan digital, 2. adalah yang sangat baik, terutama ketika ditingkatkan ke 10 atau 20 tutup untuk perangkat, bukan 2 atau 3 (untuk chip besar, aturan praktis saya adalah 1 tutup 100nF per pin daya), 3. tidak terlalu bagus karena lonjakan antiresonant yang dapat membuat puncak kebisingan di papan Anda (perhatikan dengan cermat Grafik Andy lagi!), Dan 4. adalah saran yang sangat bagus (lihat teknologi "Buried Capacitance" untuk contoh luar biasa)
ThreePhaseEel
Jawaban sederhana yang bagus, meskipun dari jawaban Andy sepertinya itu adalah induktansi yang merupakan faktor pembatas, bukan perlawanan.
Timmmm
Iya nih. Saya tidak menyentuh induktansi dalam analogi saya tetapi itu penting. Sungguh, saya harus menggunakan kata impedansi di tempat perlawanan di atas karena itu adalah faktor dari induktansi, perlawanan dan frekuensi ... perlawanan hanya terdengar lebih sederhana untuk orang. Resistansi menjadi resistansi 0Hz dan impedans menjadi resistansi ketika pada frekuensi tertentu.
guru_florida
1

Rekomendasi untuk menggunakan beberapa nilai, seperti 100nF + 10μF, berasal dari tahun 90-an dan 80-an ketika 100nF adalah kapasitor keramik tertinggi yang tersedia dengan respons frekuensi tinggi yang layak. Kapasitor 10μF akan menjadi kapasitor elektrolitik atau tantalum dengan perilaku frekuensi tinggi yang buruk.

Itu telah berubah sepenuhnya hari ini. Sekarang Anda dapat dengan mudah membeli keramik 10μF dalam paket 0603 atau bahkan 0402. Untuk kapasitor keramik, respons frekuensi tinggi tidak ada hubungannya dengan nilai kapasitor, dan semuanya terkait dengan ukuran paket kapasitor.

Dengan kapasitor modern, biasanya tidak ada gunanya menghubungkan 100nF secara paralel dengan 10µF.

Anda dapat dengan mudah melihat dalam diagram di bawah ini bahwa kapasitor keramik bernilai tinggi modern sama baiknya dengan kapasitor bernilai rendah untuk frekuensi tinggi, asalkan ukuran paketnya sama. (Dips negatif kecil adalah frekuensi resonansi. Anda tidak ingin bergantung pada frekuensi resonansi untuk decoupling kapasitor, sehingga penurunan tersebut harus diabaikan)

Respon frekuensi kapasitor keramik modern

(Sumber gambar: Dialog Analog Sep 2005 - Panduan Praktis untuk Tata Letak Papan Sirkuit Cetak Berkecepatan Tinggi )

Timmy Brolin
sumber