Apakah ada format netlist yang umum?

Apakah ada format netlist umum yang portabel antara alat skematis / pcb / EDA / CAD yang berbeda, dan jika demikian di mana format atau rujukannya sehingga saya dapat mengimplementasikannya?

Jika tidak, apakah masing-masing paket mengimplementasikannya secara berbeda, atau adakah beberapa standar yang, jika diimplementasikan, mungkin memberikan kompatibilitas yang lebih besar dengan beragam alat?

EDIF - Format Interchange Desain Elektronik - adalah format netral vendor untuk menyimpan netlist dan skema Elektronik. Itu adalah salah satu upaya pertama untuk membangun format pertukaran data netral untuk industri otomatisasi desain elektronik (EDA).

Lihat http://en.wikipedia.org/wiki/EDIF untuk informasi dan tautan lebih lanjut.

Saya belum melihat standar apa pun. Setiap paket mengimplementasikan formatnya sendiri. Untungnya formatnya sangat sederhana sehingga mudah untuk menerjemahkan antar paket.

Misalnya netlist gEDA terdiri dari catatan dalam format berikut -

NETNAME REFDES-PIN REFDES-PIN ...

di sini adalah contoh dari salah satu papan saya -

unnamed_net39 J28-3 U11-12

unnamed_net38 J28-1 J16-2 J27-1

GND J16-3 C16-2 J15-3 C15-2

Anda dapat dengan mudah membaca file netlist ini menjadi struktur data dan menerjemahkannya ke format lain.

Jika disimpan dalam bentuk ASCII cukup mudah untuk mengubahnya, saya dapat mengimpor sebagian besar format ke perangkat lunak Pulsonix PCB yang saya gunakan. Satu-satunya yang canggung adalah Elang; Skema elang, PCB, dan perpustakaan harus dikonversi oleh ULP yang ditulis secara khusus.

Saya juga belum melihat format standar di mana pun. Namun, seperti yang telah disebutkan orang lain, format netlist sangat sederhana dan biasanya berbasis teks, dan dengan demikian sepele untuk menerjemahkan di antara berbagai bentuk.

Netlist hanyalah daftar jaring (kabel), dengan daftar port (pin komponen) yang terpasang pada setiap kawat. Meskipun detailnya berbeda, itu semua adalah variasi dari tema yang sama. Di masa lalu saya telah menulis beberapa skrip dalam Perl dan Python yang dengan mudah memanipulasi netlist. Sebenarnya, file netlist adalah latihan yang hebat dalam pemrosesan teks tingkat pemula.

Jujur saja, jika Anda benar-benar menginginkan format netlist yang dalam praktiknya dapat bekerja dengan hampir semua alat, Anda hanya memiliki dua pilihan serius:

• VHDL
• Verilog

Ya, ini adalah bahasa deskripsi perangkat keras yang lengkap, dan menggunakannya sebagai format netlist dapat dianggap berlebihan. Namun, ini sangat mudah, dan jika sebuah alat meludahkan VHDL atau Verilog struktural yang sederhana, Anda bisa cukup yakin bahwa Anda akan dapat menarik desain kembali ke hampir semua alat EDA lainnya.

Sebagai manfaat tambahan, sebagian besar format netlist lainnya (misalnya EDIF) perlu memiliki kumpulan primitif yang ditentukan secara eksternal - baik yang khusus untuk vendor, atau sesuatu seperti LPM. Dengan VHDL dan Verilog, daun level terendah (primitif) dapat berupa apa saja yang Anda inginkan (mis. Kode RTL yang dapat disintesis, model simulasi, kotak hitam, dll).

Namun, jika Anda benar - benar harus memiliki format netlist yang sebenarnya, saya sarankan untuk menggunakan format gnetlist, yang kemudian dapat dikonversi ke banyak format lainnya.