Mengapa MOSFET dipicu oleh Vgs dan bukan Vgd?

Melihat dengan cermat diagram satu jenis MOSFET ini:

(ditemukan dalam catatan aplikasi ini )

Kita dapat melihat perangkat ini hampir simetris. Apa yang membuat gerbang referensi sendiri ke sumber dan bukan saluran pembuangan?

Juga, mengapa oksida gerbang rusak pada 20V Vgs dan bukan 20V Vgd?

(Bukan pertanyaan pekerjaan rumah. Hanya ingin tahu.)

Karena Gambar 1 yang Anda posting merujuk ke perangkat 4-terminal , bukan perangkat 3-terminal. Jika Anda melihat simbol skematik pada Gambar 1, Anda akan perhatikan bahwa terminal tubuh adalah terminal terpisah yang tidak terhubung ke terminal sumber. MOSFET yang dijual hampir selalu merupakan perangkat 3-terminal tempat sumber dan tubuh dihubungkan bersama.

Jika ingatan saya benar (tidak 100% yakin - tampaknya dikuatkan oleh handout ini ), dalam perangkat 4-terminal tidak ada perbedaan antara sumber dan drain, dan itu adalah tegangan gerbang-tubuh yang menentukan status-on-state saluran - dengan peringatan bahwa tubuh seharusnya menjadi tegangan paling negatif di sirkuit untuk perangkat saluran-N, atau tegangan paling positif di sirkuit untuk perangkat saluran-P.

( sunting: menemukan referensi untuk fisika perangkat MOSFET . Perilaku saluran-sumber masih simetris, tetapi tergantung pada tegangan gerbang-sumber dan gerbang-drain. Dalam N-channel, jika keduanya negatif, saluran tersebut nonkonduktor. Jika ada lebih besar dari tegangan ambang, maka Anda mendapatkan perilaku saturasi (arus konstan) .Jika keduanya lebih besar dari tegangan ambang, Anda mendapatkan perilaku triode (tahanan konstan) .Badan / bulk / substrat masih harus menjadi yang paling negatif tegangan di sirkuit, sehingga untuk mendapatkan perilaku terbalik dalam suatu rangkaian, tubuh + tiriskan perlu diikat bersama.

Dalam perangkat saluran-P, polaritas ini dibalik.)

Perhatikan baik-baik simbol skematik konvensional untuk NOS dan saluran MOSFET ( dari Wikipedia ):

dan gambar Wikipedia di MOSFET berfungsi , dan Anda akan melihat koneksi sumber-tubuh.

Penampang simetris seperti yang biasanya digambar tidak cukup setuju dengan struktur yang sebenarnya, yang sangat asimetris. Sebenarnya tampilannya lebih seperti ini:

$I_D$$V_{GD}$

Pengoperasian MOSFET yang diberikan ditentukan oleh tegangan pada masing-masing elektroda (Drain, Source, Gate, Body).

Dengan konvensi buku teks dalam NMOS dari dua elektroda "terhubung ke saluran" (di mana dalam keadaan "normal" arus mengalir) yang terhubung ke potensial yang lebih rendah disebut sumber dan yang terhubung ke yang lebih tinggi mengalir. Yang sebaliknya berlaku untuk PMOS (sumber potensial lebih tinggi, saluran potensial lebih rendah).

Kemudian menggunakan konvensi ini semua persamaan atau teks yang menggambarkan operasi perangkat disajikan. Ini menyiratkan bahwa setiap kali penulis teks tentang NMOS mengatakan sesuatu tentang sumber transistor, ia berpikir tentang elektroda yang terhubung ke potensial yang lebih rendah.

Sekarang produsen perangkat kemungkinan besar akan memilih untuk memanggil pin sumber / tiriskan di perangkat mereka berdasarkan konfigurasi yang dimaksud di mana MOSFET akan ditempatkan di sirkuit akhir. Misalnya pada pin NMOS biasanya terhubung ke potensial yang lebih rendah akan disebut sumber.

Jadi ini meninggalkan dua kasus:

A) Perangkat MOS simetris - ini adalah kasus untuk sebagian besar teknologi di mana VLSI IC diproduksi.

B) Perangkat MOS bersifat asimetris (contoh vmos) - ini adalah kasus untuk beberapa perangkat daya diskrit (kebanyakan?)

Dalam kasus A) - tidak masalah sisi mana dari transistor yang terhubung ke potensial yang lebih tinggi / lebih rendah. Perangkat akan melakukan hal yang persis sama dalam kedua kasus (dan elektroda mana yang memanggil sumber dan yang mengalir hanya konvensi).

Dalam hal B) - tidak masalah (jelas) sisi mana dari perangkat yang terhubung dengan potensi karena perangkat dioptimalkan untuk bekerja dalam konfigurasi yang diberikan. Ini akan berarti bahwa "persamaan" yang menggambarkan operasi perangkat akan berbeda jika pin yang disebut "sumber" terhubung ke tegangan yang lebih rendah kemudian dibandingkan dengan kasus di mana ia terhubung ke yang lebih tinggi.

Dalam contoh perangkat Anda kemungkinan besar direkayasa menjadi asimetris untuk mengoptimalkan parameter tertentu. Tegangan rem "gerbang-sumber" diturunkan sebagai trade-off untuk mendapatkan kontrol yang lebih baik pada arus saluran ketika tegangan kontrol diterapkan antara pin yang disebut gerbang dan sumber.

Sunting: Karena ada cukup banyak komentar mengenai simetri mos, inilah kutipan dari Behzad Razavi "Desain sitokuit terintegrasi CMOS analog" hal.12

MOSFET membutuhkan dua hal agar arus mengalir: mengisi pembawa di saluran, dan gradien tegangan antara sumber dan saluran. Jadi, kita memiliki ruang perilaku tiga dimensi untuk dilihat. Karakteristik drain-source terlihat seperti ini:

Mari kita asumsikan kita memiliki transistor nmos, dan sebagian besar dan sumbernya berada pada 0V. Mari kita atur juga tegangan drain tinggi, misalkan 5V. Jika kita menyapu tegangan gerbang, kita akan mendapatkan sesuatu yang terlihat seperti ini:

Agar jumlah pembawa muatan yang substansial ada dalam saluran, kita perlu daerah penipisan yang menghubungkan sumber dan saluran, dan kita juga perlu menarik sekelompok pembawa keluar dari sumber. Jika sumber dan gerbang memiliki tegangan yang sama, ini berarti sebagian besar saluran juga pada dasarnya sama dengan sumbernya, dan pembawa harus meredakan sebagian besar jalan melintasi transistor sebelum mereka dapat "jatuh" ke dalam saluran pembuangan. Jika tegangan sumber gerbang cukup tinggi, gradien tegangan akan lebih signifikan di dekat sumber, dan pembawa akan ditarik ke dalam saluran, memungkinkan populasi yang lebih tinggi.

Nilai 2 sen saya: Dibandingkan dengan bipolar, saya tahu Anda dapat menukar C dan E dan itu masih berfungsi, tetapi dengan hFE yang lebih rendah dan peringkat tegangan yang berbeda: VBE diperbolehkan maksimum sekitar 5 hingga 7V biasanya; VCB sama dengan VCE atau lebih (lih. Mis. Lembar data BC556 dari Fairchild, yang menentukan VCBO, yang bahkan lebih tinggi dari VCEO). Secara fisik ada perbedaan (besar) antara C dan E (ukuran, bentuk dan / atau doping) yang menjelaskan asimetri pada gambar. Dan saya sudah melihat ini di lab juga. Itu terjadi sekarang dan lagi bahwa seseorang menukar C dan E secara tidak sengaja dan terkejut itu masih berfungsi tetapi tidak begitu baik.

Akan menarik jika seseorang mendapatkan grafik ID (dan RDSon) vs VGD untuk (power N-channel MOSFET. Belum mendapat akses lab saat ini.