Bagaimana osiloskop digital mencapai tingkat sampel yang tinggi?

Dari perspektif pengambilan data, bagaimana hal ini dicapai? Jika saya ingin menerapkan perangkat digital buatan sendiri untuk menangkap sinyal analog frekuensi tinggi, apa saja pilihan saya? Sejauh ini, saya hanya datang dengan beberapa ide yang tidak berguna untuk desain!

Menggunakan mikroprosesor PIC, laju sampel A / D pada seri 18f yang saya yakini berhasil berada di urutan 1Mhz pada akurasi 10 bit jika saya benar (?) Dan saya tidak bisa membayangkan chip A / D khusus dibuat jauh lebih baik, bagaimana ruang lingkup modern mencapai frekuensi dalam GHz?

Level entri DSO Rigol 1052E (yang saya miliki dan 100 MHz mampu dengan perubahan perangkat lunak) menggunakan Perangkat Analog AD9288. Ini adalah ADC saluran ganda dengan output paralel 8 bit dan sampel pada 40 atau 100 juta sampel per detik (tergantung pada kecepatan grad chip). Meskipun Rigol adalah sampel 1 Gig per detik, jadi saya tidak yakin apakah mereka multiplexing ini atau apa yang sebenarnya memberi mereka 10x sampel chip tunggal.

AD9288 memiliki bit-per-stage converter tipe pipa untuk 5 MSB bit dan menggunakan flash 3-bit untuk 3 LSB akhir. Ini masuk akal, karena magnitudo yang lebih tinggi akan lebih mudah untuk mengkonversi cepat dengan jalur pipa. Saat kecepatan ADC Anda naik, jumlah bit yang diambil sampelnya melalui konversi flash akan meningkat, seperti kata steven.

Saya kira mereka menggunakan Flash ADC . Ini memiliki keuntungan bahwa konversi bersifat langsung, sementara SA (Successive Approximation) ADC seperti yang digunakan di sebagian besar mikrokontroler melakukan algoritma yang memerlukan sejumlah langkah. Kelemahan dari ADC Flash adalah mereka agak berat pada perangkat keras (sebuah ADC 8-bit memiliki 255 pembanding), tetapi sebagian besar cakupan tidak memiliki resolusi yang sangat tinggi. (Lingkup analog sering akurat 3%, yang berarti 5 bit.)

Jodes, komentar Anda mengatakan Anda mendapatkan jawaban Anda, tetapi ada jauh lebih banyak solusi daripada ADC Flash. Lihat Catatan Aplikasi Agilent, " Teknik untuk Mencapai Bandwidth Oscilloscope Lebih Besar Dari 16 GHz ." Saya dulu bekerja di kampus itu (tetapi tidak mengaku memiliki pengalaman lingkup terperinci). Agilent di Colorado Springs adalah pusat pengetahuan global yang terkait dengan pemrosesan sinyal multi-gigahertz. Mereka bekerja pada solusi 32GHz selama bertahun - tahundan baru mulai pengiriman tahun lalu. Probe aktif dan mikroelektronika yang melakukan pemrosesan sinyal sangat canggih. Lihatlah seluruh perpustakaan dokumen yang terkait dengan Agilent's Infiniium 90000 X-Series berkinerja tinggi DSO dan osiloskop DSA. Google it - URL jelek dan saya tidak yakin mereka menawarkan tautan permanen ke halaman perpustakaan. Anda mungkin juga ingin melihat paten terkait.

Oscilloscope memproduksi iklan dengan 'laju sampling setara'. Ini BUKAN tingkat sampling langsung. Ini adalah laju pengambilan sampel yang dilakukan dengan menggunakan sampel dari beberapa periode, dan mengambil sampel pada saat yang berbeda dari sinyal. Menggabungkan ini, dan Anda mendapatkan 'tingkat sampling setara' yang lebih tinggi. Jadi jika Anda akan memiliki 100MSPS ADC dan melakukan ini 10 kali (sangat buruk!), Anda mendapatkan 1GSPS.

Ini buruk karena menganggap sinyal Anda periodik, yang tidak selalu demikian.

Yang penting dari osiloskop adalah laju pengambilan sampel 'bidikan tunggal'. Ini juga fungsionalitas yang cenderung Anda gunakan (menangkap respons langkah misalnya), atau melihat dari dekat bentuk gelombang non-menari. Ini memberikan indikasi apa perangkat keras mampu, tidak 'dipoles' oleh perangkat lunak. Perangkat keras dapat disisipkan, yaitu menggunakan beberapa ADC kecepatan tinggi dan mengatur waktu sinyal 'mulai konversi' pada waktu yang tepat. Ini juga alasan mengapa beberapa cakupan akan memiliki tingkat sampel yang lebih tinggi dalam mode saluran tunggal daripada di saluran ganda. Seri PIC18 khas Anda hanya memiliki 1x ADC converter, tetapi beberapa saluran (dilakukan dengan MUX analog).

Juga, chip ADC khusus dapat menjadi jauh lebih cepat. 100MSPS tidak terlalu canggung untuk ditemukan. Lihatlah di sini, National mengiklankan ini sebagai kecepatan sangat tinggi. Saya tidak tahu bagaimana mereka bekerja, saya melihat 3GSPS sudah menggunakan interleaving internal.

http://www.national.com/en/adc/ultra_high_speed_adc.html

Rigol 1052E seperti yang disebutkan oleh Joe adalah contoh yang bagus tentang bagaimana melakukan ini secara efisien dan murah. Ini menggunakan tumpukan ADC independen, yang semuanya memiliki laju pengambilan sampel yang lebih lambat, dan membuat mereka keluar dari fase satu sama lain. Dengan cara ini, sampel ditarik dari setiap ADC dengan gaya round-robin.

Tentunya pengaturan waktu Anda harus sangat tepat untuk melakukannya dengan cara ini, dan tampaknya bahwa 1025E menggunakan PLD untuk melakukan hal itu - dan mengingat bahwa papan yang sama juga memiliki FPGA yang terkait dengan pemrosesan sinyal yang masuk, tampaknya PLD (Yang jauh lebih kuat tetapi dengan rute internal lebih dapat diprediksi) ditambahkan karena kemampuannya untuk menghasilkan dan memproses sinyal dengan waktu yang sangat tepat.

Mereka interleave beberapa adcs dengan jam yang sedikit keluar dari fase satu sama lain, mendapatkan 5x laju sampel dari satu chip. Juga, untuk sinyal periodik, ada trik yang digunakan banyak lingkup modern yaitu memiliki jam pengambilan sampel yang di luar fase dengan sinyal yang diukur, sehingga pada sampel berturut-turut, bagian gelombang yang berbeda sedang dibuat. sampel, meskipun dalam siklus yang berbeda dari gelombang itu. Kemudian setelah sampel yang cukup diambil, mereka kemudian dapat merekonstruksi sinyal jika mereka dapat menentukan frekuensi dasar dari gelombang yang sedang diukur (jauh lebih mudah dilakukan). Masuk akal?