Ada kompetisi google yang sedang berlangsung saat ini yang disebut tantangan kotak kecil . Ini untuk merancang inverter AC yang sangat efisien. Pada dasarnya inverter diberi tegangan DC beberapa ratus volt dan desain yang menang akan dipilih berdasarkan kemampuannya untuk menghasilkan output 2kW (atau 2kVA) dengan cara yang paling efisien secara listrik. Ada beberapa kriteria lain yang harus dipenuhi tetapi itulah tantangan dasar dan penyelenggara menyatakan bahwa efisiensi lebih besar dari 95% adalah suatu keharusan.
Itu tugas berat dan membuat saya memikirkannya hanya sebagai latihan. Saya telah melihat banyak desain jembatan H inverter tetapi mereka semua mendorong PWM ke keempat MOSFET yang berarti ada 4 transistor yang berkontribusi untuk mengganti rugi sepanjang waktu: -
Diagram atas adalah seperti yang biasa saya baca tentang desain inverter tetapi diagram yang lebih rendah menurut saya sebagai cara memotong kerugian switching dengan hampir 2.
Saya belum pernah melihatnya sebelumnya, jadi saya pikir saya akan bertanya di sini apakah ada orang lain - mungkin ada "masalah" yang tidak saya kenal. Bagaimanapun, saya memutuskan untuk tidak mengikuti kompetisi jika ada yang bertanya-tanya mengapa saya memposting ini.
EDIT - hanya untuk menjelaskan bagaimana saya pikir itu harus bekerja - Q1 dan Q2 (menggunakan PWM) dapat menghasilkan (setelah memfilter) tegangan "dihaluskan" yang dapat bervariasi antara 0V dan + V. Untuk menghasilkan paruh pertama dari gelombang AC daya, Q4 menyala (Q3 off) dan Q1 / Q2 menghasilkan gelombang gelombang pengalih PWM untuk membuat gelombang sinus dari 0degrees ke 180. Untuk siklus setengah kedua, Q3 menyala (Q4 off) dan Q1 / Q2 menghasilkan tegangan sinewave terbalik menggunakan timing PWM yang sesuai.
Pertanyaan:
- Apakah ada masalah yang saya tidak sadari dalam jenis desain ini - mungkin emisi EMC atau "itu tidak akan bekerja bodoh!"
sumber
Jawaban:
Bisakah itu dilakukan? Iya
Apakah sudah dilakukan? Iya
Apakah ini akan sesuai dengan yang diharapkan? setengah kerugian switching? Ya & jika kehati-hatian diambil dari kecepatan perdagangan pemilihan perangkat kaki kanan untuk kerugian konduksi maka Anda dapat lebih meningkatkan kerugian powerCore.
Model cepat dengan beberapa filter output BENAR-BENAR dioptimalkan & tidak benar-benar disetel, hanya untuk membuktikan titik & 100kHz freq switching (10kHz tampaknya memberikan output yang masuk akal tetapi FFT akan diperlukan & berbagai beban: L, C, rect dll ...)
Skema seperti itu memang berjuang di zero-crossing sehingga efek pada THd harus dievaluasi dan ditentukan jika itu adalah batasan yang diterima.
sumber