Posisi manik ferit

15

Saya ingin menggunakan penyaringan catu daya tambahan untuk perangkat DAC, ADC, CPLD, dan OpAmp saya. Dalam pertanyaan ini saya mendapat poin tentang lokasi global untuk manik-manik ferit. Jika saya mengerti dengan benar, manik ferit harus diletakkan dekat dengan perangkat terlepas apakah itu merupakan penghasil derau, atau peredam derau. Tolong, koreksi saya jika itu bukan kasus umum. Saya melihat beberapa contoh skema di mana manik-manik ditempatkan sebelum atau di dalam sirkuit topi bypass:

masukkan deskripsi gambar di sini Catatan untuk pic: Sumber daya adalah Vin, Chip adalah Vout

Apakah ada perbedaan yang signifikan antara kedua pendekatan di atas?

Nazar
sumber
Mengapa Anda ingin menggunakan manik-manik ferit di sirkuit Anda. Apakah Anda memiliki masalah kerentanan atau masalah emisi. Jawaban Anda mungkin mendikte pendekatan yang berbeda tetapi, jika Anda mengajukan pertanyaan umum tentang manik-manik ferit maka lebih jelas.
Andy alias
@Andyaka Papan saya akan menyertakan pengganda / pembalik tegangan seperti ADM660 dan mikrokontroler, yang akan menghasilkan dua fase 5kHz 5V TTL 5kHz untuk menggerakkan cermin EM. Ketika kawat headphone saya menyentuh papan, saya bisa mendengar dering di headphone saya. Jadi, saya pikir suara-suara seperti itu akan mempengaruhi ADC lain, DAC, OpAmps, CPLD yang ada di papan tulis. Saya pikir menempatkan manik ferit pada setiap saluran catu daya akan baik. Juga, jenis manik ferit apa yang paling cocok untuk TTL gelombang persegi 10MHz?
Nazar

Jawaban:

21

Saya sedang meneliti informasi tentang kapasitor decoupling dan menemukan beberapa informasi tentang manik-manik ferit dari TI :

Manik-manik ferit adalah alat yang sangat berguna untuk memiliki di arsenal desain sirkuit Anda. Namun, itu bukan ide yang baik untuk semua rangkaian daya rangkaian. Manik-manik ferit secara efektif menyerap transien frekuensi tinggi dengan meningkatkan ketahanannya pada frekuensi yang lebih tinggi. Ini membuat mereka sangat baik dalam mencegah gangguan catu daya dari masuk ke bagian sirkuit sensitif, namun, itu juga membuat mereka ide yang sangat buruk untuk daya digital utama.

Kapan menggunakannya:

Gunakan mereka pada jejak daya secara seri dengan bagian sirkuit analog seperti video komposit atau PLL. Manik-manik ini secara efektif mematikan aliran daya di saat transien kebisingan tinggi, yang memungkinkan daya hanya diambil dari kapasitor decoupling yang berada di hilir. Ini mengurangi kebisingan ke bagian sirkuit sensitif.

Cara menggunakannya:

Manik-manik ferit harus digunakan di antara dua kapasitor ke tanah. Ini membentuk filter Pi dan mengurangi jumlah kebisingan pada pasokan. Dalam praktiknya, kapasitor pada sisi chip harus ditempatkan sedekat mungkin dengan bola pasokan chip. Penempatan manik ferit dan penempatan kapasitor input tidak begitu penting.

Jika tidak ada ruang untuk dua kapasitor untuk membentuk filter Pi, hal terbaik berikutnya adalah menghapus kapasitor input. Kapasitor sisi chip harus selalu ada. Ini sangat penting. Kalau tidak, manik-manik ferit meningkatkan resistensi frekuensi tinggi dapat memperburuk keadaan daripada menjadi lebih baik karena akan ada penyimpanan daya lokal di sisi chip, dan karena itu tidak ada cara untuk mendapatkan pulsa daya puncak tinggi ke chip yang sangat dibutuhkan.

Kapan tidak menggunakannya:

Sifat-sifat ferit di atas sangat berguna untuk bagian sirkuit yang menarik daya secara merata dan konsisten, tetapi sifat yang sama membuatnya tidak cocok untuk bagian daya digital. Prosesor digital memerlukan arus puncak yang tinggi, karena sebagian besar transistor internal yang beralih beralih pada setiap tepi jam, semua permintaan terjadi sekaligus. Manik-manik ferit (menurut definisi) tidak akan membiarkan daya mengalir melaluinya dengan laju ramp yang tinggi yang dibutuhkan oleh logika prosesor digital. Inilah yang membuatnya sempurna untuk penyaringan noise pada persediaan analog (seperti PLL).

Karena semua permintaan daya dalam sistem digital adalah instan (frekuensi tinggi), alih-alih permintaan yang lambat dan stabil, manik-manik ferit akan memblokir pasokan digital selama puncak. Secara teoritis, kapasitor bypass pada sisi prosesor dari bead akan memasok arus puncak, mengisi celah yang disebabkan oleh ferrites hingga terisi setelah puncak selesai, tetapi pada kenyataannya, impedansi kapasitor terbaik sekalipun terlalu tinggi di atas sekitar 200 MHz untuk memasok daya puncak yang cukup untuk prosesor. Dalam sistem tanpa ferrites, kapasitansi planar dapat membantu mengisi celah ini, tetapi jika ferit digunakan, itu dimasukkan antara pesawat dan pin daya, sehingga manfaat dari kapasitansi planar hilang. Ini akan menyebabkan penurunan tegangan sesaat yang besar selama periode yang paling dibutuhkan prosesor, menyebabkan kesalahan logika dan perilaku aneh jika tidak langsung crash. Ini dapat dihindari dengan desain yang tepat jika diperlukan untuk sistem Anda (untuk pengurangan EMI, misalnya), namun ini di luar ruang lingkup catatan ini.

Saya percaya Anda harus memeriksa seperti apa spektrum switching Anda saat ini. Jika sirkuit digital Anda membutuhkan transien arus besar, Anda sebaiknya tidak menggunakan manik ferit.

Saya saat ini dari pola pikir bahwa manik ferit berguna dalam aplikasi tertentu, sangat spesifik, tetapi sebagian besar digunakan secara bebas sebagai bantuan band ketika masalah muncul yang harus diselesaikan dengan memeriksa jaringan pengiriman daya.

Meskipun akan menyenangkan untuk melihat beberapa grafik atau data lain, apa yang saya baca di sini dari TI kedengarannya masuk akal. Apa yang kalian pikirkan tentang itu?

dext0rb
sumber
Berdasarkan catatan ini, angka di sebelah kanan akan menjadi konfigurasi pi yang benar? The kapasitor di sisi Chip adalah 0.1uF lebih kecil dalam kasus ini, kan? Juga, saya menyimpulkan bahwa penggunaan FBs untuk saluran listrik referensi tegangan akan menjadi besar, karena mereka adalah "permintaan yang lambat dan stabil"?
Nazar
Menurut TI, yang benar adalah Pi-konfigurasi, dengan tutup sisi chip menjadi .1uF. Saya akan membaca ini untuk chip sinyal campuran Anda: analog.com/static/imported-files/seminars_webcasts/…
dext0rb
Saya bingung sekarang. Lihatlah makalah ini . Lihatlah gambar 6. Vdig (dalam ADC / DAC) diisolasi dari kabel listrik oleh manik ferit dan Vanalog terhubung langsung ke kabel listrik. Sebaliknya, jika saya mengerti dengan benar, pengupas TI mengatakan untuk meninggalkan jalur digital akses langsung ke saluran listrik (tentu saja terpisah) jika ada permintaan dalam ayunan arus tinggi, dan pisahkan Vanalog dengan manik ferit.
Nazar
Tujuan saya adalah memberikan sinyal ekstra bersih ke AD9235 . Jadi, mungkin saya harus menggunakan sesuatu yang lain daripada manik-manik ferit? Chockes ... induktor? Apa praktik yang baik untuk kasus seperti itu?
Nazar
@Naz Saya pikir hal yang perlu diperhatikan adalah angka 4 mengatakan "arus digital internal rendah." Saya pikir Anda harus mengetahui tuntutan Anda saat ini untuk mendapatkan jawaban yang paling benar.
dext0rb
5

Papan saya akan menyertakan pengganda / pembalik tegangan seperti ADM660 dan mikrokontroler, yang akan menghasilkan dua fase 5kHz 5V TTL 5kHz untuk menggerakkan cermin EM. Ketika kawat headphone saya menyentuh papan, saya bisa mendengar dering di headphone saya. Jadi, saya pikir suara-suara seperti itu akan mempengaruhi ADC lain, DAC, OpAmps, CPLD yang ada di papan tulis. Saya pikir menempatkan manik ferit pada setiap saluran catu daya akan baik. Juga, jenis manik ferit apa yang paling cocok untuk TTL gelombang persegi 10MHz?

Saya ingin Anda membaca dokumen ini . Beberapa poin penting yang saya catat di bawah ini: -

masukkan deskripsi gambar di sini

Ringkasan - mungkin lebih baik tidak menggunakan manik-manik ferit karena mereka hanya benar-benar mulai datang sendiri di atas 30 MHz.

Pada dasarnya saya pikir beberapa masalah yang mungkin Anda coba selesaikan sebaiknya ditinggalkan di arena "induktor" sementara mungkin gelombang 10MHz sq (dan yang lebih penting harmoniknya) mungkin ditangani dengan menggunakan manik-manik ferit.

Namun, saran saya umumnya adalah - gunakan pesawat ground diikuti dengan decoupling kapasitor yang sangat baik pada semua catu daya chip dan jika Anda dapat menggunakan resistor kecil memberi makan daya ke tempat-tempat rentan (mungkin 1 ohm hingga 10 ohm). Jika ini tidak terbukti berhasil, saya ingin tahu mengapa dan mungkin memperbaiki pembumian dan pemisahan sebelum memasukkan induktor dan tentu saja sebelum mempertimbangkan manik-manik ferit.

Andy alias
sumber
Bagaimana dengan osilator on-board 40MHz dan banyak sinyal TTL? Bandwidth sinyal video saya adalah 200MHz. Saya berpikir bahwa komponen frekuensi tinggi dari sinyal gelombang persegi TTL dapat membahayakan sinyal. Saya mengerti mengapa saya harus menggunakan resistor kecil - low pass. Tapi, bukankah itu praktik yang baik untuk memiliki manik untuk mengurangi kemungkinan beberapa sinyal frekuensi tinggi eksternal memasuki jalur catu daya? FB murah, dan sepertinya tidak membahayakan sirkuit. Mengapa Anda merekomendasikan untuk menganggapnya sebagai yang terakhir? Saya tahu tentang resistor 1-100ohm dalam garis TTL, apakah itu ide yang buruk untuk menempatkan FB yang sesuai dalam seri?
Nazar
1
Saya merancang sistem transmisi data yang beroperasi secara teratur dengan kecepatan ratusan Mbits per detik. Mereka harus mengirimkan kabel puluhan (jika tidak ratusan) meter dan menggunakan kantong campuran dari cmos, ttl dan pecl chips. Saya masih menemukan penggunaan untuk manik ferit di jenis sirkuit dan banyak lainnya. Tidak pernah menggunakannya dan tidak perlu. Memperbaiki masalah dengan teknik yang telah disebutkan dan tata letak sirkuit yang baik.
Andy alias
@Naz Mungkin itu akan menarik untuk melihat yang baik dan hebat berkomentar di mana mereka berpikir manik-manik ferit (sebagai lawan dari induktor kecil) dapat memiliki manfaat? Saya tertarik membaca jawabannya.
Andy alias
Saya tahu ... Ada banyak pembicaraan hebat tentang aplikasi FB, tapi saya masih belum bisa menentukan mana yang akan berguna dalam kasus saya. Namun, karena pertanyaan awal adalah tentang posisi FB dalam suatu rangkaian, sebagian besar orang tidak terlibat dalam percakapan. Berikut adalah contoh halaman 5 untuk penyaringan daya FPGA. Saya juga melihat rekomendasi untuk menggunakan FB antara AVcc dan DVcc untuk memberi daya pada ADC atau DAC.
Nazar
@ Naz Pada halaman 5 mereka menggunakan FB untuk penyaringan pasokan PLL, bukan sirkuit switching digital.
dext0rb
5

Saya tidak setuju dengan Spehro - gambar yang tepat jauh lebih baik, yaitu kurang resonansi. Sirkuit di sebelah kiri akan melihat "antiresonance" - Pada frekuensi tertentu dalam kisaran 100MHz, tutup 10uF akan mulai terlihat seperti induktor, sedangkan kapasitor .1uF akan tetap terlihat seperti kapasitor, membuat pasangannya berperilaku seperti sirkuit tangki LC. Sekitar frekuensi itu, sirkuit tangki ini tidak akan tenggelam atau sumber arus apa pun, melainkan hanya desir itu bolak-balik seperti obat kumur begitu banyak, dan sehingga dua tutup bersama-sama akan memiliki impedansi yang sangat tinggi, membuat mereka buruk untuk decoupling.

Sebagai aturan praktis yang sangat luas, adalah ide yang buruk untuk memiliki dua tutup keramik pada rel yang sama yang sangat berbeda dalam kapasitansi, tanpa beberapa nilai di antara lainnya di sana juga. (Misalnya, Anda dapat meletakkan .1uF, dan .68uF, 2.2uF, dan 10uF semuanya di rel yang sama, tetapi jika Anda hanya memiliki .1uF dan 10uF, Anda mungkin memiliki masalah.)

Sosok di sebelah kanan memiliki ferit antara kapasitor yang tidak cocok, membasahi sirkuit tangki LC dengan resistansi (karena ferit resistif di atas 100MHz, tidak induktif) dan ini mencegah tutup dari saling mengganggu.

Solusi lain adalah dengan menggunakan tantalum atau tutup elektrolitik untuk 10uF, karena resistansi ESR bawaannya akan meredam sirkuit tangki juga (tetapi tutup seperti itu tidak akan berguna untuk menyaring kebisingan frekuensi tinggi).

Saya mendapatkan semua ini dari catatan aplikasi yang sangat berguna oleh Murata .

Banyak kombinasi bagus dari ferrites, induktor dan tutup yang digunakan untuk decoupling dapat ditemukan di sana.

Jack Zylkin
sumber
2

Kedua pengaturan dapat bekerja. Yang lebih baik diatur oleh nilai kapasitor, ESL mereka dan jaringan pengiriman daya di hilir.

Dalam pengaturan sebelah kiri, PDN harus menyediakan jalur impedansi rendah pada frekuensi yang lebih rendah. Ini adalah persyaratan agar pengaturan ini berfungsi.

Keuntungan potensial dari penjajaran dua kapasitor adalah impedansi daya yang lebih rendah dalam rentang yang lebih luas (dengan asumsi 0,1 uF dan 10 uF mencakup rentang frekuensi yang berbeda). Adapun anti-resonansi terkenal dari dua kapasitor - lihat kurva frekuensi impedansi. Situasi ketika itu terjadi adalah ketika satu kapasitor masih kapasitor dan yang lain adalah induktor. Seharusnya tidak demikian. Jadi, jawaban yang diberikan oleh Spehro masuk akal juga.

Adapun pengaturan yang tepat, mungkin juga berfungsi. Tetapi perhatikan bahwa C1 adalah satu-satunya yang memberikan daya ketika manik-manik ditutup - jadi tanggung jawabnya sangat besar. Kapasitor kiri yang lebih besar mungkin tidak diperlukan dalam jarak dekat (seperti yang diasumsikan oleh gambar saya kira). Jika manik ditutup lebih awal (katakan dalam satuan MHz atau puluhan MHz), maka manik tersebut harus menyediakan jalur impedansi rendah pada frekuensi kHz (atau satuan MHz) di mana persyaratan lokasi dilonggarkan (karena panjang gelombang cahaya berada pada urutan puluhan meter) pada frekuensi ini). Tapi itu tergantung.


Lampiran

Berikut adalah beberapa pertimbangan umum tentang manik-manik ferit yang mungkin menarik.

Pertimbangkan untuk penyederhanaan pengaturan dengan hanya satu kapasitor. Tujuan utama dari kapasitor kedua dalam pengaturan pi adalah untuk memberikan impedansi rendah untuk daya pada frekuensi yang lebih rendah:

masukkan deskripsi gambar di sini

Diperlukan nilai kapasitansi

Catatan aplikasi Murata , halaman 11, mengatakan

masukkan deskripsi gambar di sini

Saya kira, cara menurunkan formula adalah sebagai berikut. Mereka mengasumsikan reaktansi dari induktor dan kapasitor sama (Lw = 1 / cw), frekuensi yang dihitung, dinyatakan Zt dalam hal frekuensi untuk mendapatkan persamaan. Ini tidak benar secara umum. Pertama, impedansi kapasitor secara umum tidak sama dengan 1 / Cw, terutama pada frekuensi tinggi di mana ESL mendominasi. Kedua, impedansi kapasitor harus jauh (urutan besarnya) lebih kecil dari impedansi induktor, bukan hanya lebih kecil (2x atau 3x kali lebih kecil tidak akan bekerja).

Cara yang benar adalah dengan membandingkan kurva frekuensi-impedansi dari kapasitor dan induktor (akuntansi untuk bias DC yang digunakan, idealnya) dan untuk memastikan impedansi kapasitor jauh lebih kecil maka impedansi induktor di mana ia harus . Ini bukan hanya beberapa nilai kapasitansi yang dibutuhkan. Nilai yang diperlukan dari impedansi kapasitor (pada beberapa frekuensi) dapat dihitung sebagai deltaV / arus, di mana deltaV adalah fluktuasi tegangan yang diijinkan dan arus adalah amplitudo arus pada frekuensi ini.

Pengoperasian manik ferit

Mari kita pertimbangkan sebagai contoh manik ini BLM03AX241SN1 : masukkan deskripsi gambar di sini

Impedansi umum dari jaringan pengiriman daya (PDN) yang terlihat di PCB dengan pesawat daya / ground adalah dari ratusan mOhm ke unit Ohm. Jadi manik secara efektif merupakan koneksi terbuka (resistansi ~ 100 Ohm) mulai dari beberapa MHz.

Ini berarti seluruh PDN terputus dari chip. Semua harapan adalah untuk kapasitor. Dengan demikian, pentingnya kapasitor , jika manik ferit digunakan, menjadi yang terpenting. Kapasitor yang dipilih secara tidak tepat akan membuat chip tidak dapat dioperasikan. Bypass cap yang dipilih tidak akan menjadi masalah jika manik tidak digunakan karena aksi kapasitor lain (secara paralel).

IR turun pada frekuensi rendah

Manik-manik ferit untuk penyaringan daya biasanya dirancang sebagai induktor rendah q untuk mencegah resonansi parasit. Jadi, resistensi DC dari manik-manik ferit dibuat dengan sengaja tinggi. Seringkali sekitar 500 mOhm atau bahkan beberapa Ohm. Pilih manik dengan resistan DC yang sesuai (ada seri khusus untuk saluran listrik dengan resistan DC yang relatif rendah). Pastikan Anda dapat mentolerir penurunan IR mengingat arus DC Anda (katakanlah, arus 10 mA pada 500 mOhm menghasilkan penurunan 5 mV).

Frekuensi tinggi (> 500 MHz)

Induktor terbuka. Impedansi kapasitor kemungkinan akan relatif tinggi (~ 500 mOhm atau bahkan Ohm).

Tanpa manik, kapasitor lain di papan tulis, serta, kapasitansi planar dari pesawat daya bekerja untuk kita. Dan mereka semua paralel dengan kapasitor bypass mengurangi impedansi PDN. Ya, kapasitor lain mungkin terletak jauh, tetapi induktansi planar dari pesawat listrik juga sangat kecil (arus kurang terkonsentrasi daripada saat mengalir dalam jejak). Jadi, mereka semua memiliki beberapa masukan positif, meskipun sedang dalam perjalanan menuju mereka.

Ini adalah alasannya, manik-manik ferit tidak direkomendasikan dalam frekuensi tinggi, sirkuit arus tinggi (misalnya prosesor digital), karena setiap seratus mOhm impedansi PDN tambahan mungkin sangat penting.

Ringkasan

Manik ferit mungkin berguna untuk secara efektif memblokir noise eksternal (atau sebaliknya, noise dari chip) dengan beberapa rentang frekuensi, sambil menyediakan koneksi DC (untuk mengisi tutup bypass). Sebuah manik mungkin memiliki resistansi DC yang besar yang menghasilkan penurunan tegangan DC. Sebuah manik meningkatkan impedansi PDN keseluruhan (saya kira, pada semua frekuensi), yang mungkin tidak disukai pada frekuensi tinggi, di mana kapasitor berhenti bekerja dengan baik. Pilihan topi bypass menjadi yang terpenting. Selalu gunakan kurva frekuensi-impedansi untuk kapasitor dan induktor (bukan hanya nilai polos L dan C).

Sergei Gorbikov
sumber
1

Saya akan menghindari pengaturan tangan kanan karena lebih cenderung menghasilkan perilaku resonansi yang tidak diinginkan (diukur pada Vout) pada beberapa frekuensi.

Ini mungkin bermanfaat.

Spehro Pefhany
sumber
Bisakah Anda memberikan beberapa perkiraan untuk itu dalam hal L1, C1, dan C2?
Samuel
Anda ingin Q dari rangkaian yang melibatkan kapasitor beban, induktansi dari manik (di wilayah yang induktif) dan resistansi jejak tidak terlalu tinggi, sehingga Anda ingin Xc lebih rendah dibandingkan resistansi jejak, tutup ESR ditambah resistensi manik.
Spehro Pefhany
@Samuel Nilai untuk caps ada pada gambar (10uF dan 0.1uF) sebagai nilai umum untuk memotong. Saya belum memilih manik ferit, karena saya tidak tahu jenis apa yang paling cocok untuk menyaring saluran listrik. Saya berencana untuk menempatkan FB antara setiap LDO dan elemen konsumsi (ADC, DAC, OpAmp). Jika Anda memiliki saran, tolong beri tahu saya.
Nazar