Rangkaian , R 3 dan D 1 pada dasarnya menciptakan bias 0,6V di sisi lain kapasitor, sehingga ayunan positif pada sinyal tidak harus mengatasi rintangan 0,6V. D 1 dan R 3 membentuk regulator tegangan shunt. Tegangan 0,6V disampaikan ke D 2R1R3D1D1R3D2yang berada di ambang melakukan, sebagai hasilnya. Jadi hanya sedikit peningkatan positif dari input yang diperlukan untuk membawanya ke konduksi. Karena input digabungkan secara kapasitif, itu adalah AC murni. Ayunannya ditambahkan secara superimposed di atas tegangan bias yang ada di sisi lain kapasitor. Sumber 5V hanya dari suatu tempat di sisa rangkaian. Tidak ada yang istimewa tentang itu.
Mungkin Anda bisa mendapatkan perspektif yang berbeda dengan menggambar ulang sirkuit sehingga tegangan turun dari atas ke bawah. Dalam pandangan ini, kami menyoroti bagaimana input bias menjadi 0,6V, tetapi outputnya 0,6V di bawahnya, turun di atas penurunan tegangan D1. Jadi misalnya anggaplah input menciptakan ayunan positif 0,1V. Ini menjadi 0,7 V di bagian atas D2 (seluruh titik bias). Di bagian bawah D2, ayunan itu adalah 0,1V lagi. D2 memungkinkan arus yang cukup sehingga R2 memiliki 0,1V melintanginya.
Ayunan negatif 0,1V berubah menjadi 0,5V. Tapi ini tidak bisa membuat output -0.1V di bagian bawah D2; itu omong kosong karena itu di luar jangkauan pasokan kami. 0.5V tidak cukup untuk memajukan bias D2, dan keluarannya adalah 0V, ditarik ke tanah oleh R2, yang hampir tidak memiliki arus yang mengalir melintanginya untuk menghasilkan tegangan.
Tujuan dari R1 adalah untuk bertindak sebagai hubungan fleksibel untuk memisahkan tegangan 0,6 referensi, yang cukup kaku, dari titik di mana sinyal disuntikkan, yang sebaliknya harus bebas mengayunkan sekitar 0,6V. R1 juga melindungi dioda dari ayunan arus input. Jika kita mengganti R1 dengan kabel, itu tidak akan berfungsi karena sinyal akan mencoba untuk memindahkan tegangan di bagian atas D1, yang katodenya disematkan ke ground. Ayunan positif input akan membuang arus melalui D1, menyalahgunakannya. Itu menciptakan impedansi input yang buruk, mengakibatkan ketidakmampuan untuk menghasilkan tegangan yang tepat pada atau di bawah D2.
Di sisi lain, jika R1 dibuat besar, kompensasi berkurang, karena tegangan referensi kurang mampu mengendalikan bias.
mensimulasikan rangkaian ini - Skema dibuat menggunakan CircuitLab
Untuk membuatnya lebih bagus untuk simulasi, mari kita buat kapasitor jauh lebih besar: 10 uF. Kemudian kita dapat menggunakan frekuensi rendah yang bagus seperti 1000 Hz, yang tidak akan melewati dengan sangat baik melalui kapasitor 100 pF menjadi impedansi kurang dari 1K. Juga, mari kita menghubungkan sumber sinyal dengan amplitudo 3V. Jika Anda menjalankan simulasi domain waktu, Anda akan melihat bahwa bentuk gelombang output dipotong tepat setengah.
Saya telah terjebak oleh sirkuit yang sama dan itu mengungkap banyak hal yang saya tidak mengerti secara detail. Jadi saya akan mencoba untuk pergi ke tingkat yang sangat rendah dalam penjelasan saya. Jika Anda melihat ada yang salah, tolong beritahu saya dan saya akan memperbaiki. Baca juga jawaban lain, karena memberikan wawasan tingkat tinggi yang sangat berharga.
Pertama, pastikan Anda memahami penurunan tegangan dioda (jika bukan google itu). Dioda "mengkonsumsi" ~ 0,6-0,7V dari input Anda, dengan kata lain, tegangan melintasi dioda adalah ~ 0,6V. Karena Voltage in series bertambah, ini berarti R3 melihat ~ 4.3V (5V dari sumber arus dikurangi 0.6V dari dioda).
mensimulasikan rangkaian ini - Skema dibuat menggunakan CircuitLab
mensimulasikan rangkaian ini
Untuk membuat segalanya lebih rumit, ada dioda lain di antara R1 & R2. Anda bisa berpendapat, bahwa akan ada penurunan 0,6V di D2, yang berarti di R1 & R2 akan masing-masing 0V, yaitu tidak ada arus yang mengalir sama sekali. Dalam praktiknya Dioda akan membiarkan beberapa arus melewati bahkan sebelum ambang 0.6V tercapai. Jika Anda mensimulasikan rangkaian, itu akan menghitung penurunan menjadi hanya 0.4V dengan arus 20μA. Jadi akan ada beberapa arus yang sangat kecil melewati sisi D2, sementara sebagian besar arus (4300μA atau 99,5%) melewati D1. Tapi seperti yang Anda lihat, titik di mana SIG masuk ke sirkuit dalam kedua kasus masih berpotensi ~ 0,6V.
mensimulasikan rangkaian ini
Sekarang bagian terakhir dari teka-teki adalah bagaimana sinyal dan 0.6V ditambahkan satu sama lain. Dengan kata lain, bagaimana kedua tegangan ini menjadi superimposed. Saya sarankan untuk membaca bagaimana ini bekerja, jika ini tidak jelas, contoh singkat berikut menggambarkan konsep: Anda dapat mempertimbangkan kapasitor sumber tegangan dan Anda menghitung tegangan untuk setiap sumber secara terpisah dan menambahkannya nanti.
mensimulasikan rangkaian ini
Jadi, jika 0,1V dilepaskan selama tepi sinyal naik, potensial tegangan akan menjadi 0,6V + 0,1V, dioda menghilangkan 0,6V dari ini, sehingga output hanya melihat 0,1V lagi (minus tegangan minor diabaikan untuk ketidakakuratan).
sumber
Sumber 5V eksternal melalui R3 menghasilkan sekitar 0,6V pada anoda D1. Abaikan sinyal input untuk saat ini. Level 0.6V pada D1 ditransfer, melalui R1 ke anoda D2.
Karena katoda D2 terhubung ke 0V melalui resistor 10k, D2 berada di ambang melakukan - ini adalah di mana Anda memerlukannya untuk mendapatkan pembetulan sinyal setengah-gelombang setengah presisi yang layak.
Sinyal tiba di anoda D2 dan semua nilai positif akan lebih meningkatkan bias maju D2 sehingga setengah siklus positif sinyal akan ditransfer ke output di R2.
Karena D2 berada di puncak bias maju, setiap bagian negatif dari sinyal akan mengurangi bias maju D2 dan mematikan perangkat demikian, setengah siklus negatif tidak melewati D2.
Analisis yang tepat akan menunjukkan distorsi (pada bentuk gelombang output) di sekitar titik tengah sinyal tetapi sebagai perkiraan pertama akan memiliki kemiripan yang wajar dengan penyearah setengah gelombang presisi.
sumber